数据 薄板 u14121ej2v0ds00
17
µ
µµ
µ
pd784214a, 784215a, 784216a, 784217a, 784218a, 784214ay, 784215ay, 784216ay, 784217ay, 784218ay
5.2 非-端口 管脚 (2/2)
管脚 名字 i/o alternate 函数 函数
PCL 输出 P23 时钟 输出 (为 修整 主要的 系统 时钟和 sub系统 时钟)
BUZ 输出 P24 buzzer 输出
rtp0 至 rtp7 输出 p120 至 p127 real-时间 输出 端口 那 输出 数据 在 同步 和
触发
ad0 至 ad7 i/o p40 至 p47 更小的 地址/数据 总线 为 expanding 记忆 externally
a0 至 a7 p80 至 p87 更小的 地址 总线 为 expanding 记忆 externally
a8 至 a15 p50 至 p57 middle 地址 总线 为 expanding 记忆 externally
a16 至 a19
输出
p60 至 p63 高等级的 地址 总线 为 expanding 记忆 externally
RD P64 strobe 信号 输出 为 读 从 外部 记忆
WR
输出
P65 strobe 信号 输出 为 writing 至 外部 记忆
WAIT 输入 P66 wait 嵌入 在 外部 记忆 进入
ASTB 输出 P67 strobe 输出 那 externally latches 地址 信息 输出 至
端口 4 通过 6 和 8 至 进入 外部 记忆
EXA
便条
输出 P37 状态 信号 输出 在 外部 记忆 进入
重置 输入
−
系统 重置 输入
X1 输入
X2
−
−
连接 结晶 共振器 为 主要的系统 时钟 振动
XT1 输入
XT2
−
−
连接 结晶 共振器 为 sub系统 时钟 振动
ani0 至 ani7 输入 p10 至 p17 一个/d 转换器 相似物 输入
ano0, ano1 输出 p130, p131 d/一个 转换器 相似物 输出
AV
REF0
一个/d 转换器 涉及 电压 输入
AV
REF1
d/一个 转换器 涉及 电压 输入
AV
DD
一个/d 转换器 积极的 电源 供应. 连接 至 v
DD
.
AV
SS
地 为 一个/d 转换器 和 d/一个 转换器. 连接 至 v
SS
.
V
DD
积极的 电源 供应
V
SS
地
测试
−−
连接 这个 管脚 至 v
SS
直接地 或者 通过 一个 拉-向下 电阻. 为 这
拉-向下 连接, 它 是 推荐 至 使用 一个 电阻 和 一个
阻抗 ranging 从 470
Ω
至 10 k
Ω
(这个 管脚 是 为 ic 测试).
便条
这个 函数 是 有 在
µ
pd784218a, 784218ay subseries 产品 仅有的.
: 点此下载
