NT6861
19
11.3.
port2: p20 - p27
port2, 一个 8-位 bi-directional i/o 端口 (figure 10), 这个 将 是 编写程序 作 一个 输入 或者 输出 管脚 用 这 软件 control.
当 设置 这 pt2dir 控制 位 至 '0', 它的 相应的 管脚 将 act 作 输出 管脚. clearing pt2dir 位 至'1', acts 作 一个
输入 管脚. 当 编写程序 作一个 输入, 它 有 一个 内部的 拉-向上 电阻. 当 编写程序 作 一个 输出, 这 数据 至 是
输出 是 latched 至 这 端口 数据 寄存器 和 输出 至 这 管脚 和 推-拉 结构. 如果 编写程序 作 一个 输出 管脚, 用户
能 读输出 它的 correspondent 控制 位 关于 what 用户 有 写 在之前. 如果 编写程序 作 一个 输入 管脚, 用户 能 读输出
what 这 i/o 管脚 状态 外部. 这个 端口 acts 作 一个 输入 端口 之后 重置.
地址. 寄存器 INIT Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
$0002 PT2DIR FFH
P27OE P26OE P25OE P24OE P23OE P22OE P21OE P20OE
W
$0003 PT2 FFH P27 P26 P25 P24 P23 P22 P21 P20 RW
11.4. port3: p30 - p31
port3 是一个 2 位 bi-directional 打开-流 i/o 端口 (图示 11). 各自 管脚 的 port3 将 是 位 编写程序 作 一个 输入 或者 输出
管脚 和 打开 流 结构. 当 port3 工作 作 一个 输出, 这 数据 至 是 输出 是 latched 至 这 端口 数据 寄存器 和
输出 至 这 管脚. 为 port3 管脚 那 有 '1's 写 至 它们, 用户 必须 连接 port3 和 外部 牵引的-向上 电阻 和
然后 port3 能 是 使用 作 输入 (这 输入 信号 能 是 读). 这个 端口 输出 高 之后重置 .
p30, bp3 包含 施密特 触发 缓存区 为 噪音 免除 和 能 是 配置 作 这 i
2
c 管脚 sda &放大; scl 各自. 如果
设置ENDDC 至 低 在 iists 控制 寄存器, p30, p31 将 act 作 sda, scl 各自. 之后 这 碎片 是 reset,ENDDC 将
是 在 高 和 port3 将 act 作 i/o 管脚.
地址. 寄存器 INIT Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
$0004 PT3 03H - - - - - - P31 P30 RW
$0015 ii sts 0FH - - 开始
开始
停止
停止
ENDDC
TRX
RXAK R
W
i/o
数据 输出
数据 在
图示 11. 打开 流 i/o 结构
: 点此下载
