12 lucent 科技 公司
数据 薄板
ORCA
序列 2 fpgas 六月 1999
可编程序的 逻辑 cells
(持续)
异步的 记忆 modes—ma 和 mb
这 lut 在 这 pfu 能 是 配置 作 也 读/
写 或者 读-仅有的 记忆. 一个 读/写 地址
(a[3:0], b[3:0]), 写 数据 (wd[1:0], wd[3:2]), 和 二
写-使能 (我们) ports 是 使用 为 记忆. 在 asyn-
chronous 记忆 模式, 各自 hlut 能 是 使用 作 一个
16 x 2 记忆. 各自 hlut 是 配置 indepen-
dently, 准许 功能 此类 作 一个 16 x 2 记忆 在
一个 hlut 和 一个 逻辑 函数 的 five 输入 变量 或者
较少 在 这 其它 hlut.
图示 12 illustrates 这 使用 的 这 lut 为 一个 16 x 4
记忆. 当 这 luts 是 使用 作 记忆, 那里
是 独立 地址, 输入 数据, 和 输出 数据
buses. 如果 这 lut 是 使用 作 一个 16 x 4 读/写 mem-
ory, 这 a[3:0] 和 b[3:0] ports 是 地址 输入
(a[3:0]). 这 a4 和 b4 端口 是 写-使能 (我们)
信号. 这 wd[3:0] 输入 是 这 数据 输入. 这
f[3:0] 数据 输出 能 是 routed 输出 在 这 o[4:0]
pfu 输出 或者 至 这 获得/ff d[3:0] 输入.
5-2757(f).r3
图示 12. 毫安/mb mode—16 x 4 内存
至 增加 记忆 文字 depth 在之上 16 (e.g., 32 x
4), 二 或者 更多 plcs 能 是 使用. 这 地址 和
写 数据 输入 为 这 二 或者 更多 plcs 是 系
一起 (位 用 位), 和 这 数据 输出 是 routed
通过 这 四 3-statable bidis 有 在 各自 pfu
和 是 然后 系 一起 (位 用 位).
这 控制 信号 的 这 3-statable bidis, called 一个 内存
bank-使能, 是 创建 从 一个 decode 的 upper
地址 位. 这 内存 bank-使能 是 然后 使用 至
使能 4 位 的 数据 从 一个 plc 面向 这 读 数据
总线.
这
ORCA
序列 2 序列 也 有 一个 新 和 func-
tion 有 为 各自 pfu 在 内存 模式. 这 输入 至
这个 函数 是 这 写-使能 (我们) 信号 和 这
写-端口 使能 (wpe) 信号. 这 写-使能 sig-
nal 是 a4 为 hluta 和 b4 为 hlutb, 当 这 其它
输入 在 这 和 门 为 两个都 hluts 是 这 写-
端口 使能, 输入 在 c0 或者 cin. 一般地, 这 wpe
输入 是 驱动 用 这 一样 内存 bank-使能 信号
那 控制 这 bidis 在 各自 pfu.
这 选择 的 这个 内存 bank 至 写 数据 在
做 不 需要 这 使用 的 luts 从 其它 pfus, 作
在 previous
ORCA
architectures. 这个 减少 这 num-
ber 的 pfus 必需的 为 rams 大 比 16 words 在
depth. 便条 那 如果 也 hlut 是 在 毫安/mb 模式, 然后
这 一样 wpe 是 起作用的 为 两个都 hluts.
至 增加 这 记忆’s 文字 大小 (e.g., 16 x 8), 二
或者 更多 plcs 是 使用 又一次. 这 地址, 写-
使能, 和 写-端口 使能 的 这 plcs 是 系
一起 (位 用 位), 和 这 数据 是 不同的 为 各自
plc. 增加 两个都 这 地址 locations 和 文字
大小 是 完毕 用 使用 一个 结合体 的 这些 二 tech-
niques.
这 lut 能 是 使用 同时发生地 为 两个都 记忆
和 一个 combinatorial 逻辑 函数. 图示 13 显示 这
使用 的 一个 lut implementing 一个 16 x 2 内存 (hluta) 和
任何 函数 的 向上 至 five 输入 变量 (hlutb).
5-2845(f).一个.r1
图示 13. 毫安/f5 mode—16 x 2 记忆 和 一个
函数 的 five 输入 变量
A3 A3
A2
A1
A0
WD3
A2
A1
A0
WD3
F3
F2
WD2WD2
WD1
WD0
B3
B2
B1
WD0
B3
B2
B1
F1
F0
B0B0
WD1
A4
B4
WEA
网
HLUTA
HLUTB
WPE
C0
C0
QLUT3
QLUT2
F3
QLUT1
QLUT0
B4
B3
B2
B1
B0
F0
WEA
A3
A2
A1
A0
B4
B3
B2
B1
B0
A4
A3
A2
A1
A0
HLUTA
HLUTB
F2
WD3
WPE
WD3
C0