首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:525306
 
资料名称:OR2C04A-2J160
 
文件大小: 3148.18K
   
说明
 
介绍:
Field-Programmable Gate Arrays
 
 


: 点此下载
  浏览型号OR2C04A-2J160的Datasheet PDF文件第11页
11
浏览型号OR2C04A-2J160的Datasheet PDF文件第12页
12
浏览型号OR2C04A-2J160的Datasheet PDF文件第13页
13
浏览型号OR2C04A-2J160的Datasheet PDF文件第14页
14

15
浏览型号OR2C04A-2J160的Datasheet PDF文件第16页
16
浏览型号OR2C04A-2J160的Datasheet PDF文件第17页
17
浏览型号OR2C04A-2J160的Datasheet PDF文件第18页
18
浏览型号OR2C04A-2J160的Datasheet PDF文件第19页
19
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
lucent 科技 公司 15
数据 薄板
六月 1999
ORCA
序列 2 fpgas
可编程序的 逻辑 cells
(持续)
5-4641(f).r1
图示 17. sdpm mode—16 x 2 同步的
双-端口 记忆
这 序列 2 设备 有 增加 一个 第二 synchro-
nous memory 模式 知道 作 这
同步的 双-
端口 记忆
(sdpm) 模式. 这个 模式 写 数据
在 这 记忆 synchronously 在 这 一样 manner
描述 先前 为 sspm 模式. 这 sdpm
模式 differs 在 那 二 独立的 16 x 2 memories 是
创建 在 各自 pfu 那 有 这 一样 我们, wpe,
写 数据 (wd[1:0]), 和 写 地址 (wa[3:0])
输入, 作 显示 在 图示 17.
这 输出 的 hluta (f[3:2]) 运作 这 一样 方法
它们 做 在 sspm mode—the 读 地址 comes
直接地 从 这 a[3:0] 输入 使用 至 create 这
latched 写 地址. 这 输出 的 hlutb (f[1:0])
运作 在 一个 双-端口 模式 在哪里 这 写 地址
comes 从 这 latched 版本 的 a[3:0], 和 这 读
地址 comes 直接地 从 ra[3:0], 这个 是 输入 在
b[3:0].
自从 外部 multiplexing 的 这 写 地址 和
读 地址 是 不 必需的, 极其 快 rams 能
是 创建. 新 系统 产品 那 需要 一个
接口 在 二 不同的 异步的 clocks
能 也 是 执行 使用 这 sdpm 模式. 一个
例子 的 这个 是 accomplished 用 creating fifos
在哪里 一个 时钟 控制 这 同步的 写 的 数据
在 这 先进先出, 和 这 其它 时钟 控制 这 读
地址 至 准许 读 的 数据 在 任何 时间 从 这
先进先出.
latches/flip-flops
这 四 latches/ffs 在 这 pfu 能 是 使用 在 一个 vari-
ety 的 配置. 在 一些 具体情况, 这 配置
选项 应用 至 所有 四 latches/ffs 在 这 pfu. 为
其它 选项, 各自 获得/ff 是 independently 程序-
mable.
表格 4 summarizes 这些 获得/ff 选项. 这
latches/ffs 能 是 配置 作 也 积极的 或者
负的 水平的-敏感的 latches, 或者 积极的 或者 负的
边缘-triggered flip-flops. 所有 latches/ffs 在 一个 给 pfu
share 这 一样 时钟, 和 这 时钟 至 这些 latches/
ffs 能 是 inverted. 这 输入 在 各自 获得/ff 是
从 也 这 相应的 qlut 输出 (f[3:0]) 或者
这 直接 数据 输入 (wd[3:0]). 为 latches/ffs located
在 这 二 outer rings 的 plcs, 额外的 输入 是
可能. 这些 额外的 输入 是 快 paths 从
i/o 焊盘 located 在 pics 在 这 一样 行 或者 column 作
这 plcs. 如果 这 获得/ff 是 不 located 在 这 二 outer
rings 的 这 plcs, 这 获得/ff 输入 能 也 是 系 至
逻辑 0, 这个 是 这 default. 这 四 获得/ff 输出,
q[3:0], 能 是 放置 在 这 five pfu 输出, o[4:0].
表格 4. 配置 内存 控制 获得/
flip-flop 运作
这 四 latches/ffs 在 一个 pfu share 这 时钟 (ck),
时钟 使能 (ce), 和 local 设置/重置 (lsr) 输入.
当 ce 是 无能, 各自 获得/ff retains 它的 previous
值 当 clocked. 两个都 这 时钟 使能 和 lsr
输入 能 是 inverted 至 是 起作用的-低.
我们
WPE
A4
DQ
DQ
cin, c0
wa[3:0]
wd[1:0]
WR
WA[3:0]
ra[3:0]
wd[1:0]
HLUTA
F3
F2
DQ
DQ
WR
WA[3:0]
ra[3:0]
wd[1:0]
HLUTB
F1
F0
写 脉冲波
发生器
a[3:0]
wd[1:0]
ra[3:0]
b[3:0]
sspm 输出 sdpm 输出
函数 选项
符合实际 一般 至 所有 获得/ffs 在 pfu
lsr 运作 异步的 或者 同步的
时钟 极性 noninverted 或者 inverted
front-终止 选择 直接 (wd[3:0]) 或者 从 lut
(f[3:0])
lsr priority 也 lsr 或者 ce 有 priority
符合实际 设置 individually 在 各自 获得/ff 在 pfu
获得/ff 模式 获得 或者 flip-flop
设置/重置 模式 设置 或者 重置
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com