rev. 0
ad5544/ad5554
–15–
EN
变换 寄存器
地址
解码器
一个
B
C
D
至 输入 寄存器
19
TH
/17
TH
时钟
SDO
SDI
CLK
CS
图示 9. ad5544/ad5554 相等的 逻辑 接口
电源-在 重置
当 这 v
DD
电源 供应 是 转变 在, 一个 内部的 重置
strobe forces 所有 这 输入 和 dac 寄存器 至 这 零-代号
状态 或者 half-规模, 取决于 在 这 msb 管脚 电压. 这 v
DD
电源 供应 应当 有 一个 平整的 积极的 ramp 没有
drooping 在 顺序 至 有 consistent 结果, 特别 在 这
区域 的 v
DD
= 1.5 v 至 2.3 v. 这 v
SS
供应 有 非 效应 在
这 电源-在 重置 效能. 这 dac 寄存器 数据 将
停留 在 零 或者 half-规模 设置 直到 一个 有效的 串行 寄存器 数据
加载 takes 放置.
静电释放 保护 电路
所有 逻辑-输入 管脚 包含 后面的-片面的 静电释放 保护 zeners
连接 至 地面 (dgnd) 和 v
DD
作 显示 在 图示 9.
V
DD
数字的
输入
5k
DGND
图示 10. 相等的 静电释放 保护 电路
pcb 布局
在 pcb 布局, 所有 相似物 地面, 一个
地
x, 应当 是 系 一起.
放大器
fi
ers 合适的 为 i-至-v 转换 包含:
•
高 精度: op97, op297
•
速 和 精度: op42
•
±
5 v 产品: op162/op262/op462, op184/op284/
OP484
产品
这 ad5544/ad5554 是 本质上 2-quadrant 乘以
d/一个 转换器. 那 是, 它们 能 是 容易地 设置 向上 为 单极的
输出 运作. 这 全部-规模 输出 极性 是 这 inverse 的
这 涉及-输入 电压.
在 一些 产品 它 将 是 需要 至 发生 这 全部 4-
quadrant 乘以 能力 或者 一个 双极 输出 摆动. 这个
是 容易地 accomplished 使用 一个 额外的 外部 放大器
fi
er
(a2) con
fi
gured 作 一个 summing 放大器
fi
er (看 图示 11). 在 这个
电路 这
fi
rst 和 第二 放大器
fi
ers (a1 和 a2) 提供 一个
总的 增益-的-2 这个 增加 这 输出 电压 span 至 20 v.
偏置 这 外部 放大器
fi
er 和 一个 10 v 补偿 从 这 谈及-
ence 电压 结果 在 一个 全部 4-quadrant 乘以 电路. 这
转移 等式 的 这个 电路 显示 那 两个都 负的 和
积极的 输出 电压 是 创建 作 这 输入 数据 (d) 是
incremented 从 代号 零 (v
输出
=
–
10 v) 至 midscale (v
输出
= 0 v) 至 全部-规模 (v
输出
= 10 v).
V
D
V
输出 REF
=−
×
32768
1
(为 ad5544) (等式 3)
V
D
V
输出 REF
=−
×
8192
1
(为 ad5554) (等式 4)
A2
A1
一个 频道
AD5544
I
输出
X
R
FB
XV
REF
X
V
DD
V
SS
一个
地
FA
地
X
V
输出
10k
10k
5k
AD588
V
REF
10V
数字的 接口 连接
omitted 为 clarity.
–
10v < v
输出
< +10v
图示 11. 四-quadrant 乘以 应用 电路
: 点此下载
