altera 公司 15
初步的 信息 cyclone fpga 家族 数据 薄板
图示 8显示 这 carry-选择 电路系统 在 一个 lab 为 一个 10-位 全部 adder.
一个 portion 的 这 lut 发生 这 总 的 二 位 使用 这 输入
信号 和 这 适合的 carry-在 位; 这 总 是 routed 至 这 输出 的
这 le. 这 寄存器 能 是 绕过 为 简单的 adders 或者 使用 为
accumulator 功能. 另一 portion 的 这 lut 发生 carry-输出
位. 一个 lab-宽 carry-在 位 选择 这个 chain 是 使用 为 这 增加
的 给 输入. 这 carry-在 信号 为 各自 chain,
carry-in0
或者
carry-in1
, 选择 这 carry-输出 至 carry 向前 至 这 carry-在 信号 的
这 next-高等级的-顺序 位. 这 最终 carry-输出 信号 是 routed 至 一个 le,
在哪里 它 是 喂养 至 local, 行, 或者 column interconnects.