july 2005
p2781/82/84
rev 1.5
一般 目的 emi 减少 ic
2 的 11
注意: 这 信息 在 这个 文档 是 主题 至 改变 没有 注意.
管脚 配置
管脚 描述 (p278xa)
Pin# 管脚 名字 类型 描述
1 xin/clkin I
连接 至 结晶 或者 时钟 输入. 这个 管脚 有 双 功能. 它 能 是 连接
也 至 一个 外部 结晶 或者 一个 外部 涉及 时钟.
2 xout O
结晶 连接. 如果 使用 一个 外部 涉及, 这个 管脚 必须 是 left
unconnected.
3 fs1 I
数字的 逻辑 输入 使用 至 选择 输入 频率 范围
(看 这 输入 频率 选择 表格). 这个 管脚 有 一个 内部的 拉-向上
电阻.
4 lf I
外部 循环 过滤 为 这 pll. 用changing 这 值 的 这 crc 电路, 这
percentage 展开 能 是 调整 accordingly. 看 这 循环 过滤 选择
表格 为 detail 值.
5 VSS I 地面 连接. 连接 至 系统 地面.
6 ModOUT O 展开 spectrum 时钟 输出.
7 fs0 I
数字的 逻辑 输入 使用 至 选择 输入 频率 范围
(看 这 输入 频率 选择 表格). 这个 管脚 有 一个 内部的 拉-向上
电阻.
8 VDD P 连接 至 +3.3 v
输入 频率 选择 表格
输出 频率 范围调整 (mhz)
FS1 FS0 输入 (mhz)
P2781A P2782A P2784A
调制 比率 (khz)
0 0 3 至 9 3 至 9 6 至 18 12 至 36 fin / 128
0 1 10 至 19 10 至 19 20 至 38 40 至 76 fin / 256
1 0 20 至 38 20 至 38 40 至 76 80 至 152 fin / 512
1 1 39 至 78 39 至 78 78 至 156 156 至 312 fin / 1024
1
2
3
4
8
7
6
5
xin / clkin
XOUT
FS1
LF
VDD
FS0
ModOUT
VSS
p278xa-08s
p278xa-08t
标准 管脚 配置 offered 在 两个都
8 管脚 soic 和 tssop 包装