ATF1504ASZ
4
ttl, ssi, msi, lsi 和 classic plds. 这 atf1504as’s
增强 routing 转变 matrices 增加 usable 门
计数, 和 这 odds 的 successful 管脚-锁 设计 modifi-
cations.
这 atf1504as 有 向上 至 68 bi-directional i/o 管脚 和 4
专心致志的 输入 管脚, 取决于 在 这 类型 的 设备 包装-
age 选择. 各自 专心致志的 管脚 能 也 提供 作 一个 glo-
bal 控制 信号; 寄存器 时钟, 寄存器 重置 或者 输出
使能. 各自 的 这些 控制 信号 能 是 选择 为
使用 individually 在里面 各自 macrocell.
各自 的 这 64 macrocells 发生 一个 buried 反馈,
这个 变得 至 这 global 总线. 各自 输入 和 i/o 管脚 也
feeds 在 这 global 总线. 这 转变 矩阵变换 在 各自 逻辑
块 然后 选择 40 单独的 信号 从 这 global 总线.
各自 macrocell 也 发生 一个 foldback 逻辑 期, 这个
变得 至 一个 regional 总线. cascade 逻辑 在 macrocells
在 这 atf1504as 准许 快, 效率高的 一代 的 com-
plex 逻辑 功能. 这 atf1504as 包含 四 此类
逻辑 chains, 各自 有能力 的 creating 总 期 逻辑 和 一个
风扇 在 的 向上 至 40 产品 条款.
这 atf1504as macrocell 显示 在 图示 1, 是 有伸缩性的
足够的 至 支持 高级地 complex 逻辑 功能 运行
在 高 速. 这 macrocell 组成 的 five sections:
产品 条款 和 产品 期 选择 多路调制器;
或者/xor/cascade 逻辑; 一个 flip-flop; 输出 选择 和
使能; 和 逻辑 排列 输入.
块 图解
unused 产品 条款 是 automatically 无能 用 这
compiler 至 decrease 电源 消耗量. 一个 安全 fuse,
当 编写程序, 保护 这 内容 的 这
atf1504as. 二 字节 (16-位) 的 用户 signature 是
accessible 至 这 用户 为 目的 此类 作 storing project
名字, 部分 号码, 修订 或者 日期. 这 用户 signature 是
accessible regardless 的 这 状态 的 这 安全 fuse.
这 atf1504as 设备 是 一个 在-系统 可编程序的
(isp) 设备. 它 使用 这 工业 标准 4-管脚 jtag
接口 (ieee 标准. 1149.1), 和 是 全部地 一致的 和
jtag’s boundary scan 描述 language (bsdl). isp
准许 这 设备 至 是 编写程序 没有 removing 它
从 这 打印 电路 板. 在 增加 至 simplifying 这
制造 流动, isp 也 准许 设计 修改 至
是 制造 在 这 地方 通过 软件.
: 点此下载
