飞利浦 半导体 产品 数据
P82B96双 bi-directional 总线 缓存区
2004 三月 26
3
订货 信息
包装 温度 范围 顺序 代号 topside mark 绘画 号码
8-管脚 塑料 双 在-线条 包装 –40
°
c 至 +85
°
C P82B96PN P82B96PN sot97-1
8-管脚 塑料 小 外形 包装 –40
°
c 至 +85
°
C P82B96TD P82B96T sot96-1
8-管脚 塑料 薄的 shrink 小 外形 包装 –40
°
c 至 +85
°
C P82B96DP 82B96 sot505-1
便条:
1. 标准 包装 数量 和 其它 包装 数据 是 有 在 www.philipslogic.com/包装.
块 图解
P82B96
sx (sda)
sy (scl)
ry (rxd, scl)
ty (txd, scl)
rx (rxd, sda)
tx (txd, sda)
1
7
4
地
6
5
2
3
8
+V
CC
(2–15 v)
SU01012
函数的 描述
这 p82b96 有 二 完全同样的 缓存区 准许 buffering 的 两个都 的
这 i
2
c (sda 和 scl) 信号. 各自 缓存区 是 制造 向上 的 二 逻辑
信号 paths, 一个 向前 path 从 这 i
2
c 接口 管脚 这个 驱动
这 缓冲 总线, 和 一个 反转 信号 path 从 这 缓冲 总线
输入 至 驱动 这 i
2
c-总线 接口.
因此 这些 paths 是:
1. sense 这 电压 状态 的 这 i
2
c 管脚 sx (或者 sy) 和 transmit
这个 状态 至 这 管脚 tx (ty resp.), 和
2. sense 这 状态 的 这 管脚 rx (ry) 和 拉 这 i
2
c 管脚 低
whenever rx (ry) 是 低.
这 rest 的 这个 discussion 将 地址 仅有的 这 “x” 一侧 的 这 缓存区:
这 “y” 一侧 是 完全同样的.
这 i
2
c 管脚 (sx) 是 设计 至 接口 和 一个 正常的 i
2
c-总线.
这 逻辑 门槛 电压 水平 在 这 i
2
c-总线 是 独立 的
这 ic 供应 v
CC
这 最大 i
2
c-总线 供应 电压 是 15 v 和
这 有保证的 静态的 下沉 电流 是 3 毫安.
这 逻辑 水平的 的 rx 是 决定 从 这 电源 供应 电压
V
CC
的 这 碎片. 逻辑 低 是 在下 42 % 的 v
CC
,
和 逻辑 高 是
在之上 58 % 的 v
CC
: 和 一个 典型 切换 门槛 的 half v
cc.
tx 是 一个 打开 集电级 输出 没有 静电释放 保护 二极管 至 v
CC
.
它 将 是 连接 通过 一个 拉-向上 电阻 至 一个 供应 电压 在
excess 的 v
cc,
作 长 作 这 15 v 比率 是 不 超过. 它 有 一个
大 电流 sinking 能力 比 一个 正常的 i
2
c 设备, 正在 能
至 下沉 一个 静态的 电流 的 更好 比 30 毫安, 和 典型 100 毫安
动态 拉-向下 能力 作 好.
一个 逻辑 低 是 仅有的 transmitted 至 tx 当 这 电压 在 这 i
2
C
管脚 (sx) 是 在下 0.6 v. 一个 逻辑 低 在 rx 将 导致 这 i
2
c-总线
(sx) 至 是 牵引的 至 一个 逻辑 低 水平的 在 一致 和 i
2
C
(所需的)东西 (最大值. 1.5 v 在 5 v 产品) 但是 不 低 足够的 至
是 looped 后面的 至 这 tx 输出 和 导致 这 缓存区 至 获得 低.
这 最小 低 水平的 这个 碎片 能 达到 在 这 i
2
c-总线 用 一个
低 在 rx 是 典型地 0.8 v.
如果 这 供应 电压 v
CC
失败, 然后 neither 这 i
2
c 也不 这 tx 输出
将 是 使保持 低. 它们的 打开 集电级 配置 准许 它们 至
是 牵引的 向上 至 这 评估 最大 的 15 v 甚至 没有 v
CC
呈现. 这 输入 配置 在 sx 和 rx 也 呈现 非
加载 的 外部 信号 甚至 当 v
CC
是 不 呈现.
这 有效的 输入 电容 的 任何 信号 管脚, 量过的 用 它的
效应 在 总线 上升 时间, 是 较少 比 7 pf 为 所有 总线 电压 和
供应 电压 包含 v
CC
= 0 v.
: 点此下载
