飞利浦 半导体
p89lpc920/921/922
8-位 微控制器 和 二-时钟 80c51 核心
产品 数据 rev. 06 — 21 十一月 2003 19 的 45
9397 750 12285
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
8.12.2 quasi-双向的 输出 configuration
quasi-双向的 输出 类型 能 是 使用 作 两个都 一个 输入 和 输出 没有 这
需要 至 reconfigure 这 端口. 这个 是 可能 因为 当 这 端口 输出 一个 逻辑
高, 它 是 weakly 驱动, 准许 一个 外部 设备 至 拉 这 管脚 低. 当 这
管脚 是 驱动 低, 它 是 驱动 strongly 和 能 至 下沉 一个 fairly 大 电流. 这些
特性 是 somewhat 类似的 至 一个 打开-流 输出 除了 那 那里 是 三
拉-向上 晶体管 在 这 quasi-双向的 输出 那 提供 不同的 目的.
这 p89lpc920/921/922 是 一个 3 v 设备, 但是 这 管脚 是 5 v-tolerant. 在
quasi-双向的 模式, 如果 一个 用户 应用 5 v 在 这 管脚, 那里 将 是 一个 电流
flowing 从 这 管脚 至 v
DD
, 造成 extra 电源 消耗量. 因此, 应用
5 v 在 quasi-双向的 模式 是 discouraged.
一个 quasi-双向的 端口 管脚 有 一个 施密特-triggered 输入 那 也 有 一个 glitch
抑制 电路.
8.12.3 打开-流 输出 configuration
这 打开-流 输出 configuration 转变 止 所有 拉-ups 和 仅有的 驱动 这
拉-向下 晶体管 的 这 端口 驱动器 当 这 端口 获得 包含 一个 逻辑 ‘0’. 至 是
使用 作 一个 逻辑 输出, 一个 端口 configured 在 这个 manner 必须 有 一个 外部
拉-向上, 典型地 一个 电阻 系 至 v
DD
.
一个 打开-流 端口 管脚 有 一个 施密特-triggered 输入 那 也 有 一个 glitch
抑制 电路.
8.12.4 输入-仅有的 configuration
这 输入-仅有的 端口 configuration 有 非 输出 驱动器. 它 是 一个 施密特-triggered 输入
那 也 有 一个 glitch 抑制 电路.
8.12.5 推-拉 输出 configuration
这 推-拉 输出 configuration 有 这 一样 拉-向下 结构 作 两个都 这
打开-流 和 这 quasi-双向的 输出 模式, 但是 提供 一个 持续的
强 拉-向上 当 这 端口 获得 包含 一个 逻辑 ‘1’. 这 推-拉 模式 将 是
使用 当 更多 源 电流 是 需要 从 一个 端口 输出. 一个 推-拉 端口 管脚
有 一个 施密特-triggered 输入 那 也 有 一个 glitch 抑制 电路.
8.12.6 端口 0 相似物 功能
这 p89lpc920/921/922 包含 二 相似物 comparators. 在 顺序 至 给 这
最好的 相似物 函数 效能 和 至 降低 电源 消耗量, 管脚 那 是
正在 使用 为 相似物 功能 必须 有 这 数字的 输出 和 数字的 输入
无能.
数字的 输出 是 无能 用 putting 这 端口 输出 在 这 输入-仅有的 (高
阻抗) 模式 作 描述 在 部分 8.12.4.
数字的 输入 在 端口 0 将 是 无能 通过 这 使用 的 这 pt0ad 寄存器,
位 1:5. 在 任何 重置, pt0ad1:5 defaults 至 ‘0’s 至 使能 数字的 functions.
: 点此下载
