E
4-mbit smartvoltage 激励 块 家族
15
初步的
3.0 产品 家族 principles
的 运作
flash 记忆 结合 非易失存储器 符合实际 和
在-电路 电的 写 和 擦掉. 这 激励 块
flash 家族 运用 一个 command 用户 接口
(cui) 和 automated algorithms 至 使简化 写
和 擦掉 行动. 这 cui 准许 为 100%
ttl-水平的 控制 输入, fixed 电源 供应
在 erasure 和 程序编制, 和 最大
非易失存储器 兼容性.
当 v
PP
< v
PPLK
, 这 设备 将 仅有的 successfully
execute 这 下列的 commands: 读 排列,
读 状态 寄存器, clear 状态 寄存器 和
intelligent identifier 模式. 这 设备 提供
标准 非易失存储器 读, 备用物品 和 输出 使不能运转
行动. 生产者 identification 和 设备
identification 数据 能 是 accessed 通过 这 cui
或者 通过 这 标准 非易失存储器 一个
9
高 电压
进入 (v
ID
) 为 prom 程序编制 设备.
这 一样 非易失存储器 读, 备用物品 和 输出
使不能运转 功能 是 有 当 5v 或者 12v 是
应用 至 这 v
PP
管脚. 在 增加, 5v 或者 12v 在
V
PP
准许 写 和 擦掉 的 这 设备. 所有
功能 有关联的 和 altering 记忆 内容:
程序 和 擦掉, intelligent identifier 读, 和
读 状态 是 accessed 通过 这 cui.
这 内部的 写 状态 机器 (wsm) 完全地
automates 程序 和 擦掉, beginning 运作
signaled 用 这 cui 和 reporting 状态 通过
这 状态 寄存器. 这 cui handles 这 we#
接口 至 这 数据 和 地址 latches, 作 好
作 系统 状态 requests 在 wsm 运作.
3.1 总线 行动
flash 记忆 读, erases 和 写 在-系统
通过 这 local cpu. 所有 总线 循环 至 或者 从 这 flash
记忆 遵从 至 标准 微处理器 总线
循环. 这些 总线行动 是 summarized 在
tables 3 和 4.
3.2 读 行动
3.2.1 读 排列
当 rp# transitions 从 v
IL
(重置) 至 v
IH
, 这
设备 将 是 在 这 读 排列 模式 和 将
respond 至 这 读 控制 输入 (ce#, 地址
输入, 和 oe#) 没有 任何 commands 正在
写 至 这 cui.
当 这 设备 是 在 这 读 排列 模式, five
控制 信号 必须 是 控制 至 获得 数据 在
这 输出.
•
rp# 必须 是 逻辑 高 (v
IH
)
•
we# 必须 是 逻辑 高 (v
IH
)
•
byte# 必须 是 逻辑 高 或者 逻辑 低
•
ce# 必须 是 逻辑 低 (v
IL
)
•
oe 必须 是 逻辑 低 (v
IL
)
在 增加, 这 地址 的 这 desired location 必须
是 应用 至 这 地址 管脚. 谈及 至 计算数量 15
和 16 为 这 精确的 sequence 和 定时 的 这些
信号.
如果 这 设备 是 不 在 读 排列 模式, 作 将 是
这 情况 之后 一个 程序 或者 擦掉 运作, 这
读 模式 command (ffh) 必须 是 写 至 这
cui 在之前 读 能 引领 放置.
在 系统 设计, 仔细考虑 should 是
带去 至 确保 地址 和 控制 输入 满足
必需的 输入 回转 比率 的 <10 ns 作 定义 在
计算数量 12 和 13.
: 点此下载
