首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:542480
 
资料名称:PC87332
 
文件大小: 887.12K
   
说明
 
介绍:
PC87332VLJ (3.3V/5V) and PC87332VLJ-5 (5V) (SuperI/OTM III Premium Green) Floppy Disk Controller, Dual UARTs, IEEE1284 Parallel Port, and IDE Interfac
 
 


: 点此下载
  浏览型号PC87332的Datasheet PDF文件第5页
5
浏览型号PC87332的Datasheet PDF文件第6页
6
浏览型号PC87332的Datasheet PDF文件第7页
7
浏览型号PC87332的Datasheet PDF文件第8页
8

9
浏览型号PC87332的Datasheet PDF文件第10页
10
浏览型号PC87332的Datasheet PDF文件第11页
11
浏览型号PC87332的Datasheet PDF文件第12页
12
浏览型号PC87332的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
10 管脚 描述
(持续)
表格 1-1 管脚 描述 (alphabetical)
标识 管脚 IO 函数
A10–A0 21–31 I
Address
这些 微处理器 地址 线条 决定 这个 内部的 寄存器 accessed A0
A10 don’t cares 一个 DMA transfer
ACK 85 I
Acknowledge
这个 输入 搏动 一个 连接 printer 表明 received 数据
并行的 port 这个 管脚 一个 名义上的 25 k
X
拉-向上 电阻 连结 it (这个 管脚
shared DR1
表格 7-5 更远 information)
AFD 78 IO
自动 喂养 XT
这个 信号 连接 printer 应当 automatically 线条 喂养
之后 各自 线条 printed 这个 管脚 一个 触发-状态
情况 10 ns aftera0is承载
相应的 控制 寄存器 bit 系统 应当 这个 管脚 使用 一个 47 k
X
resistor
(看 DSTRB
表格 7-5 更远 information)
AEN 20 I
地址 Enable
这个 输入 使不能运转 函数 选择 通过 A10A0 high 进入
DMA 转移 影响 这个 pin
ASTRB 81 O
地址 Strobe
这个 信号 使用 EPP 模式 一个 地址 strobe 起作用的 low (看
SLIN
表格 7-5 更远 information)
BADDR01 55 58 I
根基 Address
这些 决定 一个 根基 地址 这个 Index 数据
寄存器 补偿 (看 表格 2-2) 一个 内部的 拉-向下 电阻 30 k
X
呈现 这个 pin
Usea10k
X
电阻 这个 管脚 V
CC
BOUT12 73 65 O
波特 Output
这个 multi-函数 管脚 提供 有关联的 串行 频道 波特 比率 发生器
输出 signal 测试 模式 选择 电源 测试 配置 寄存器
DLAB (lcr7) set 之后 主控 重置 这个 管脚 提供 SOUT function (看 SOUT
CFG04 更远 information)
BUSY 84 I
Busy
这个 管脚 设置 printer 不能 接受 另一 character 一个 名义上的
25 k
X
拉-向下 电阻 连结 it (看 WAIT
表格 7-5 更远 information)
CFG04 65 66 71 I
配置 电源-up
这些 CMOS 输入 选择 1 32 default 配置 这个
PC87334VLJPC87334VJG powers-向上 (看 表格 2-1) 一个 内部的 拉-向下 电阻 30
73 74
k
X
呈现 各自 pin 使用 一个 10 k
X
电阻 这些 管脚 V
CC
CLK48 57 I
时钟 48
这个 管脚 CLK48 重置 strap option 重置 这个 管脚 latched
0 TUP (clk48 位) 一个 30 k
X
内部的 拉-向下 电阻 呈现 这个 pin 使用 一个 10 k
X
电阻 reset
CTS12 72 64 I
Clear Send
这个 indicates MODEM 或者 数据 设置 准备好 exchange data
CTS
信号 一个 MODEM 状态 输入 谁的 情况 CPU 测试 4 (cts)
MODEM 状态 寄存器 (msr) 适合的 串行 channel 4 complement
CTS
signal 0 (dcts) MSR indicates whether CTS 输入 changed 状态
自从 previous MSR CTS
效应 transmitter
Note
Whenever DCTS MSR 设置 一个 中断 发生 如果 MODEM 状态 中断 enabled
D7–D0 10–17 IO
Data
bi-directional 数据 线条 microprocessor D0 LSB D7 MSB 这些
信号 所有 24 毫安 (下沉) 缓冲 outputs
9
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com