飞利浦 半导体 初步的 数据
PDI1394P232-端口/1-端口 400 mbps 物理的 layer 接口
2001 sep 06
5
5.0 管脚 描述
名字 管脚 类型 LQFP
管脚
号码
LFBGA
球
号码
i/o 描述
AGND 供应 32, 33,
39, 48,
49, 50
a1, a5,
a8, b1,
b2, b7
— 相似物 电路 地面 terminals. 这些 terminals 应当 是 系 一起
至 这 低 阻抗 电路 板 地面 平面.
AV
DD
供应 30, 31,
42, 51,
52
b8, c2,
c3, c5,
c7, d2
— 相似物 电路 电源 terminals. 一个 结合体 的 高 频率
解耦 电容 在 各自 一侧 是 建议的, 此类 作 paralleled
0.1
µ
f 和 0.001
µ
f. 这些 供应 terminals 是 separated 从
PLLV
DD
和 dv
DD
内部的 至 这 设备 至 提供 噪音 分开. 它们
应当 是 系 在 一个 低 阻抗 要点 在 这 电路 板.
桥 CMOS 28 D6 I 桥 输入. 这个 输入 是 使用 至 设置 这 桥_知道 位 located 在
这 vendor-依赖 寄存器 页 7, 根基 地址 1001
b
, 位
positions 6 和 7. 这个 管脚 是 抽样 在 一个 硬件 重置 (重置
低). 当 这 桥 管脚 是 系 低 (或者 通过 一个 1 k
Ω
电阻 至
accommodate 其它 vendor’s 管脚-兼容 碎片), 这 桥_知道
位 是 设置 至 “00” 表明 一个 “non-桥 设备.” 当 这 桥
管脚 是 系 高, 这 桥_知道 位 是 设置 至 “11” 表明 一个 “1394.1
桥 compliant” 设备. 这 default 设置 的 这 桥_知道 位
能 是 overridden 用 writing 至 这 寄存器. 这 桥_知道 位 是
reported 在 这 自-id 小包装板盒 在 位 positions 18 和 19.
c/lkon cmos 5v tol 19 F6 i/o 总线 manager/isochronous resource manager (irm) contender
程序编制 输入 和 link-在 输出. 在 硬件 重置, 这个 终端
是 使用 至 设置 这 default 值 的 这 contender 状态 表明 在
自-id. 程序编制 是 完毕 用 tying 这 终端 通过 一个 10-k
Ω
电阻 至 一个 高 (contender) 或者 低 (不 contender). 这 电阻 准许
这 link-在 输出 至 override 这 输入.
如果 这个 管脚 是 连接 至 一个 llc 驱动器 管脚 为 设置 总线 manager/irm
contender 状态, 然后 一个 10-k
Ω
序列 电阻 应当 是 放置 在 这个
线条 在 这 phy 和 这 llc 至 阻止 可能 contention. 在 这个
情况. 这 拉-高 或者 拉-低 电阻器 提到 在 这 previous
paragraph 应当 不 是 使用. 谈及 至 图示 9.
下列的 硬件 重置, 这个 终端 是 这 link-在 输出, 这个 是
使用 至 notify 这 llc 至 电源-向上 和 变为 起作用的. 这 link-在
输出 是 一个 正方形的-波 信号 和 一个 时期 的 大概 163 ns (8
sysclk 循环) 当 起作用的. 这 link-在 输出 是 否则 驱动 低,
除了 在 硬件 重置 当 它 是 高 阻抗.
这 link-在 输出 是 使活动 如果 这 llc 是 inactive (lps inactive 或者 这
lctrl 位 cleared) 和 当:
一个) 这 phy receives 一个 link-在 phy 小包装板盒 addressed 至 这个 node,
b) 这 pei (端口-事件 中断) 寄存器 位 是 1, 或者
c) 任何 的 这 ctoi (配置-timeout 中断), cpsi
(缆索-电源-状态 中断), 或者 stoi (状态-timeout 中断)
寄存器 位 是 1 和 这 rpie (resuming-端口 中断 使能)
寄存器 位 是 也 1.
once 使活动, 这 link-在 输出 将 continue 起作用的 直到 这 llc
变为 起作用的 (两个都 lps 起作用的 和 这 lctrl 位 设置). 这 phy 也
deasserts 这 link-在 输出 当 一个 总线-重置 occurs 除非 这 link-在
输出 将 否则 是 起作用的 因为 一个 的 这 中断 位 是 设置
(i.e., 这 link-在 输出 是 起作用的 预定的 solely 至 这 reception 的 一个 link-在
phy 小包装板盒).
便条: 如果 一个 中断 情况 exists 这个 将 否则 导致 这
link-在 输出 至 是 使活动 如果 这 llc 是 inactive, 这 link-在 输出
将 是 使活动 当 这 llc subsequently 变为 inactive.
CNA CMOS 3 F3 O 缆索 不 起作用的 输出. 这个 终端 是 asserted 高 当 那里 是
非 端口 接到 新当选的 偏差 电压.
CPS CMOS 24 E5 I 缆索 电源 状态 输入. 这个 终端 是 正常情况下 连接 至 缆索
电源 通过 一个 390 k
Ω
电阻. 这个 电路 驱动 一个 内部的
比较器 那 是 使用 至 发现 这 存在 的 缆索 电源.
: 点此下载
