飞利浦 半导体
PDIUSBD12
usb 接口 设备 和 并行的 总线
产品 数据 rev. 08 — 20 12月 2001 15 的 35
9397 750 09238
© koninklijke 飞利浦 electronics n.v. 2001. 所有 权利 保留.
11.3 数据 flow commands
数据 flow commands 是 使用 至 manage 这 数据 传递 在 这 usb
endpoints 和 这 外部 微控制器. 更 的 这 数据 flow 是 initiated 通过 一个
中断 至 这 微控制器. 这 微控制器 运用 这些 commands 至
进入 和 决定 whether 这 endpoint fifos 有 有效的 数据.
11.3.1 读 中断 寄存器
代号 (十六进制) —
F4
transaction —
读 2 字节
表格 7: 设置 dma command: 位 allocation
位 标识 描述
7 endpoint index 5
中断 使能
一个 ‘1’ 准许 为 一个 中断 至 是 发生 whenever
这 endpoint 缓存区 是 validated (看 部分 11.3.8
“validate buffer”command). 正常情况下 转变 止 为
dma 运作 至 减少 unnecessary cpu servicing.
6 endpoint index 4
中断 使能
一个 ‘1’ 准许 为 一个 中断 至 是 发生 whenever
这 endpoint 缓存区 包含 一个 有效的 小包装板盒. 正常情况下
转变 止 为 dma 运作 至 减少 unnecessary
cpu servicing.
5 中断 管脚
模式
一个 ‘0’ signifies 一个 正常的 中断 管脚 模式 在哪里 一个
中断 是 发生 作 一个 logical 或者 的 所有 这 位 在
这 中断 寄存器. 一个 ‘1’ signifies 那 这 中断
将 出现 当 开始 的 框架 时钟 (sof) 是 seen 在
这 upstream USB 总线. 这 其它 正常的 中断 是
安静的 起作用的.
4 自动 再装填 当 这个 位 是 设置 至 ‘1’, 这 dma 运作 将
automatically 重新开始.
3 dma 方向 这个 位 确定 这 方向 的 数据 flow 在 一个
dma 转移. 一个 ‘1’ 意思 外部 shared 记忆 至
pdiusbd12 (dma 写); 一个 ‘0’ 意思 pdiusbd12 至
这 外部 shared 记忆 (dma 读).
2 dma 使能 writing 一个 ‘1’ 至 这个 位 将 开始 dma 运作 通过
这 assertion 的 管脚 dmreq. 这 主要的 endpoint 缓存区
needs 至 是 全部 (为 dma 读) 或者 empty (为 dma
写) 在之前 dmreq 将 是 asserted. 在 一个 单独的
循环 dma 模式, 这 dmreq 是 deactivated 在之上
接到 dmack_n. 在 burst 模式 dma, 这 DMREQ
是 deactivated 之后 这 号码 的 burst 是 exhausted.
它 是 然后 asserted 又一次 为 这 next burst. 这个 处理
持续 直到 eot_n 是 asserted 一起 和
dmack_n 和 也 rd_n 或者 wr_n, 这个 将 重置
这个 位 至 ‘0’ 和 terminate 这 dma 运作. 这
dma 运作 能 也 是 terminated 用 writing 一个
‘0’ 至 这个 位.
1 至 0 dma burst 选择 这 burst 长度 为 dma 运作:
00 单独的-循环 dma
01 burst (4-循环) dma
10 burst (8-循环) dma
11 burst (16-循环) dma
: 点此下载
