PI7C8150
2-端口 pci-至-pci 桥
进步 信息
6
8月 22, 2002 – 修订 1.02
msk_在 126 I
secondary 时钟 使不能运转 串行 输入:
这个 管脚 是 使用
用 pi7c8150 至 使不能运转 secondary 时钟 输出. 这
串行 stream 是 received 用 msk_在, 开始 当
p_重置 是 发现 deasserted 和 s_重置_l 是
发现 作 正在 asserted. 这 串行 数据 是 使用 为
selectively disabling secondary 时钟 输出 和 是
shifted 在 这 secondary 时钟 控制 配置
寄存器. 这个 管脚 能 是 系 低 至 使能 所有
secondary 时钟 输出 或者 系 高 至 驱动 所有 这
secondary 时钟 输出 高.
p_vio 124 I
primary i/o 电压:
这个 管脚 是 使用 至 决定
也 3.3v 或者 5v signaling 在 这 primary 总线. p_vio
必须 是 系 至 3.3v 仅有的 当 所有 设备 在 这
primary 总线 使用 3.3v signaling. 否则, p_vio 是
系 至 5v.
s_vio 135 I
secondary i/o 电压:
这个 管脚 是 使用 至 决定
也 3.3v 或者 5v signaling 在 这 secondary 总线.
s_vio 必须 是 系 至 3.3v 仅有的 当 所有 设备 在 这
secondary 总线 使用 3.3v signaling. 否则, s_vio 是
系 至 5v.
BPCCE 44 I
总线/电源 时钟 控制 管理 管脚:
当
这个 管脚 是 系 高 和 这 pi7c8150 是 放置 在 这
D3
HOT
电源 状态, 它 使能 这 pi7c8150 至 放置 这
secondary 总线 在 这 b2 电源 状态. 这 secondary
clocks 是 无能 和 驱动 至 0. 当 这个 管脚 是 系
低, 那里 是 非 效应 在 这 secondary 总线 clocks
当 这 pi7c8150 enters 这 d3
HOT
电源 状态.
CFG66 125 I
66mhz 配置:
这个 管脚 是 使用 至 designate
66mhz 运作. 系 高 至 使能 66mhz 运作
或者 系 低 至 designate 33mhz 运作.
scan_en_h 125 I
全部-scan 使能 控制:
当 scan_en_h 是
低, 全部-scan 是 在 变换 运作. 当
scan_en_h 是 高, 全部-scan 是 在 并行的 运作.
便条: 有效的 仅有的 在 测试 模式. 管脚 是 cfg66 在 正常的
运作.
ms0, ms1 155, 106 I
模式 选择:
保留 为 future 特性.
ms0: 0, ms1: 0 – 保留
ms0: 0, ms1: 1 – 保留
ms0: 1, ms1: x – intel 兼容 (default)
2.2.5
一般 目的 i/o 接口 信号
名字 管脚 # 类型 描述
gpio[3:0] 24, 25, 27, 28 TS
一般 目的 i/o 数据 管脚:
这 4 一般-目的
信号 是 可编程序的 作 也 输入-仅有的 或者 bi-
directional 信号 用 writing 这 gpio 输出 使能
控制 寄存器 在 这 配置 空间.
2.2.6
jtag boundary scan 信号
名字 管脚 # 类型 描述
TCK 133 I
测试 时钟.
使用 至 时钟 状态 信息 和 数据
在 和 输出 的 这 pi7c8150 在 boundary scan.
TMS 132 I
测试 模式 选择.
使用 至 控制 这 状态 的 这 测试
进入 端口 控制.
TDO 130 O
测试 数据 输出.
当 scan_en_h 是 高, 它 是
使用 (在 conjunction 和 tck) 至 变换 数据 输出 的 这
测试 进入 端口 (tap) 在 一个 串行 位 stream.
: 点此下载
