PI7C8150
2-端口 pci-至-pci 桥
进步 信息
12
8月 22, 2002 – 修订 1.02
pi7c8150 总是 执行 积极的 地址 解码 (中等 decode) 当 accepting
transactions 在 也 这 primary 或者 secondary buses. pi7c8150 从不 做 subtractive
decode.
3.4
数据 阶段
这 地址 阶段 的 一个 pci transaction 是 followed 用 一个 或者 更多 数据 阶段.
一个 数据 阶段 是 完成 当 irdy_l 和 也 trdy_l 或者 停止_l 是 asserted.
一个 转移 的 数据 occurs 仅有的 当 两个都 irdy_l 和 trdy_l 是 asserted 在 这
一样 pci 时钟 循环. 这 last 数据 阶段 的 一个 transaction 是 表明 当 框架_l 是
de-asserted 和 两个都 trdy_l 和 irdy_l 是 asserted, 或者 当 irdy_l 和 stop_l
是 asserted. 看 部分 4.8 为 更远discussion 的 transaction 末端.
取决于 在 这 command 类型, pi7c8150 能 支持 多样的 数据 阶段
pci transactions. 为 详细地 描述 的 如何 pi7c8150 imposes disconnect
boundaries, 看 部分 4.5.4 为 写 地址 boundaries 和 部分 4.6.3 读 地址
boundaries.
3.5
写 transactions
写 transactions 是 treated 作 也posted 写 或者 delayed 写 transactions.
表格 4–2 显示 这 方法 的 forwarding 使用 为 各自 类型 的 写 运作.
表格 4-2. 写 transaction forwarding
类型 的 transaction 类型 的 forwarding
记忆 写 posted (除了 vga 记忆)
记忆 写 和 invalidate Posted
记忆 写 至 vga 记忆 Delayed
i/o 写 Delayed
类型 1 配置 写 Delayed
3.5.1
记忆 写 transactions
posted 写 forwarding 是 使用 为 “memory write” 和 “memory 写 和 invalidate”
transactions.
当 pi7c8150 确定 那 一个 记忆 写 transaction 是 至 是 forwarded 横过 这
桥, pi7c8150 asserts devsel_l 和 中等 定时 和 trdy_l
在 这 next 循环, 提供 那 足够的 缓存区 空间 是 有 在 这 posted 记忆
写 queue 为 这 地址 和 在 least 一个 dword 的 数据. 下面
这个 情况, pi7c8150 accepts 写 数据 没有 获得 进入 至 这 目标 总线. 这
pi7c8150 能 接受 一个 dword 的 写 数据 每 pci 时钟 循环.
那 是, 非 目标 wait 状态 是 inserted. 这 写 数据 是 贮存 在 一个 内部的
posted 写 缓存区 和 是 subsequently delivered 至 这 目标.
这 pi7c8150 持续 至 接受 写 数据 直到 一个 的 这 下列的 events occurs:
这 initiator terminates 这 transaction 用 de-asserting frame# 和 irdy#.
一个 内部的 写 地址 boundary 是 reached, 此类 作 一个 cache 线条 boundary 或者 一个
排整齐 4kb boundary, 取决于 在 这 transaction 类型.
: 点此下载
