首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:545598
 
资料名称:PERICOMPI7C8150
 
文件大小: 904.12K
   
说明
 
介绍:
2-Port PCI-to-PCI Bridge
 
 


: 点此下载
  浏览型号PERICOMPI7C8150的Datasheet PDF文件第23页
23
浏览型号PERICOMPI7C8150的Datasheet PDF文件第24页
24
浏览型号PERICOMPI7C8150的Datasheet PDF文件第25页
25
浏览型号PERICOMPI7C8150的Datasheet PDF文件第26页
26

27
浏览型号PERICOMPI7C8150的Datasheet PDF文件第28页
28
浏览型号PERICOMPI7C8150的Datasheet PDF文件第29页
29
浏览型号PERICOMPI7C8150的Datasheet PDF文件第30页
30
浏览型号PERICOMPI7C8150的Datasheet PDF文件第31页
31
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
PI7C8150
2-端口 pci-至-pci 桥
进步 信息
17
8月 22, 2002 – 修订 1.02
类型 的 transaction 地址 空间 Cache 线条 大小
(cls)
prefetch 排整齐 地址
Boundary
配置 读 - * 一个 dword (非 prefetch)
i/o 读 - * 一个 dword (非 prefetch)
记忆 读 非-prefetchable * 一个 dword (非 prefetch)
记忆 读 Prefetchable cls = 0 或者 16 16-dword 排整齐 地址
boundary
记忆 读 Prefetchable cls = 1, 2, 4, 8, 16 cache 线条 地址 boundary
记忆 读 线条 - cls = 0 或者 16 16-dword 排整齐 地址
boundary
记忆 读 线条 - cls = 1, 2, 4, 8, 16 cache 线条 boundary
记忆 读 多样的 - cls = 0 或者 16 32-dword 排整齐 地址
boundary
记忆 读 多样的 - cls = 1, 2, 4, 8, 16 2x 的 cache 线条 boundary
- 做 不 matter 如果 它 是 prefetchable 或者 非-prefetchable
* don’t 小心
表格 4-5. 读 transaction prefetching
类型 的 transaction 读 行为
i/o 读 prefetching 从不 允许
配置 读 prefetching 从不 允许
downstream: prefetching 使用 如果 地址 是 prefetchable 空间
记忆 读
upstream: prefetching 使用 或者 可编程序的
记忆 读 线条 prefetching 总是 使用
记忆 读 多样的 prefetching 总是 使用
看 部分 5.3 为 详细地 信息 关于 prefetchable 和 非-prefetchable 地址 spaces.
3.6.4
delayed 读 requests
pi7c8150 treats 所有 读 transactions 作 delayed 读 transactions, 这个 意思
那 这 读 要求 从 这 initiator 是 posted 在 一个 delayed transaction queue.
读 数据 从 这 目标 是 放置 在 这 读 数据 queue directed 对着 这 initiator 总线
接口 和 是 transferred 至 这 initiator 当 这 initiator repeats
这 读 transaction.
当 pi7c8150 accepts 一个 delayed 读 要求, 它 第一 样本 这 读 地址, 读 总线
command, 和 地址 parity. 当 irdy_l 是 asserted, pi7c8150 然后 样本 这 字节
使能 位 为 这 第一 数据 阶段. 这个 信息rmation 是 entered 在 这 delayed transaction
queue. pi7c8150 terminates 这 transaction 用 signaling 一个 目标 retry 至 这 initiator. 在之上
reception 的 这 目标 retry, 这 initiator 是 必需的 至 continue 至 repeat 这 一样 读
transaction 直到 在 least 一个 数据 转移 是 完成, 或者 直到 一个 目标 回馈 (目标
abort 或者 主控 abort) 其它 比 一个 目标 retry 是 received.
3.6.5
delayed 读 completion 和 目标
当 delayed 读 要求 reaches 这 head 的 这 delayed transaction queue, pi7c8150
arbitrates 为 这 目标 总线 和 initiates 这 读 transaction 仅有的 如果 所有 先前 queued
posted 写 transactions 有 被 delivered. pi7c8150 使用 这 精确的 读 地址 和
读 command captured 从 这 initiator 在 这 最初的 delayed 读 要求 至 initiate
这 读 transaction. 如果 这 读 transaction 是 一个 非-prefetchable 读, pi7c8150 驱动 这
captured 字节 使能 位 在 这 next cycle. 如果 这 transaction 是 一个 prefetchable 读
transaction, 它 驱动 所有 字节 使能 位 至 零 为 所有 数据 阶段. 如果 pi7c8150 receives 一个
目标 retry 在 回馈 至 这 读 transaction 在 这 目标 总线, 它 持续 至 repeat 这
读 transaction 直到 在 least 一个 数据 转移 是 完成, 或者 直到 一个 错误 情况 是
encountered. 如果 这 transaction 是 terminated 通过 正常的 主控 末端 或者 目标
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com