PI7C8150
2-端口 pci-至-pci 桥
进步 信息
26
8月 22, 2002 – 修订 1.02
之后 这 pi7c8150 制造 2
24
(default) attempts 的 这 一样 delayed 写 trans-action 在
这 目标 总线, pi7c8150 asserts p_serr_l 如果 这 serr_l 使能 位 (位 8
的 command 寄存器 为 这 secondary 总线) 是 设置 和 这 delayed-写-非-传送 位 是
不 设置. 这 delayed-写-非-传送 位 是 位 5 的 p_serr_l 事件 使不能运转 寄存器
(补偿 64h). pi7c8150 将 report 系统 错误.看 部分 7.4 为 一个 描述 的 系统
错误 情况.
3.8.3.2
posted 写 目标 末端 回馈
当 pi7c8150 initiates 一个 posted 写 transaction, 这 目标 末端 不能
是 passed 后面的 至 这 initiator. 表格 4–8 显示 这 回馈 至 各自 类型 的 目标
末端 那 occurs 在 一个 posted 写 transaction.
表格 4-8. 回馈 至 posted 写 目标 末端
目标 末端 Repsonse
正常的 非 额外的 action.
目标 retry repeating 写 transaction 至 目标.
目标 disconnect initiate 写 transaction 为 传送 remaining posted 写 数据.
目标 abort 设置 received-目标-abort 位 在 这 目标 接口 状态 寄存器. assert
p_serr# 如果 使能, 和 设置 这 signaled-系统-错误 位 在 primary 状态
寄存器.
便条 那 当 一个 目标 retry 或者 目标 disconnect 是 returned 和 posted 写 数据
有关联的 和 那 transaction 仍然是 在 这 写 缓存区, pi7c8150 initiates 另一
写 transaction 至 attempt 至 deliver 这 rest 的 这 写 数据. 如果 那里 是 一个 目标 retry, 这
精确的 一样 地址 将 是 驱动 作 为 这 最初的 写 trans-action attempt. 如果 一个 目标
disconnect 是 received, 这 地址 那 是 驱动 在 一个 subsequent 写 transaction attempt
将 是 updated 至 反映 这 地址 的 这 电流 dword. 如果 这 最初的 写 transaction
是 记忆-写-和-invalidate transaction, 和 一个 partial 传送 的 写 数据 至 这
目标 是 执行 在之前 一个 目标 disconnect 是 received, pi7c8150 将 使用 这 记忆
写 command 至 deliver 这 rest 的 这 写 数据. 它 是 因为 一个 incomplete cache 线条
将 是 transferred 在 这 subsequent 写 transaction attempt.
之后 这 pi7c8150 制造 2
24
(default) 写 transaction attempts 和 失败 至 deliver 所有
posted 写 数据 有关联的 和 那 transaction, pi7c8150 asserts p_serr_l 如果 这
primary serr_l 使能 位 是 设置 (位 8 的command 寄存器 为 secondary 总线) 和
posted-写-非-传送 位 是 不 设置. 这 posted-写-非-传送 位 是 这 位 2 的
p_serr_l 事件 使不能运转 寄存器 (补偿 64h). pi7c8150 将 report 系统 错误. 看
部分 7.4 为 一个 discussion 的 系统 错误 情况.
3.8.3.3
delayed 读 目标 末端 回馈
当 pi7c8150 initiates 一个 delayed 读 transaction, 这 abnormal 目标 responses 能 是
passed 后面的 至 这 initiator. 其它 目标 responses 取决于 在 如何 更 数据 这 initiator
requests. 表格 4–9 显示 这 回馈 至 各自 类型 的 目标 末端 那 occurs
在 一个 delayed 读 transaction.
pi7c8150 repeats 一个 delayed 读 transaction 直到 一个 的 这 下列的 情况 是 符合:
pi7c8150 完成 在 least 一个 数据 转移.
pi7c8150 receives 一个 主控 abort.
: 点此下载
