PI7C8150
2-端口 pci-至-pci 桥
进步 信息
35
8月 22, 2002 – 修订 1.02
5
transaction 订货
至 维持 数据 coherency 和 consistency, pi7c8150 遵守 和 这 订货 rules
设置 forth 在 这 pci local 总线 规格, 修订 2.2, 为 transactions 越过 这
桥. 这个 chapter describes 这 订货 rules 那 控制 transaction forwarding 横过
pi7c8150.
5.1
transactions governed 用 订货 rules
订货 relationships 是 established 为 这 下列的 classes 的 transactions 越过
pi7c8150:
posted 写 transactions, 包括 的记忆 写 和 记忆 写 和
invalidate transactions.
posted 写 transactions 完全 在 这 源 在之前 它们 完全 在 这 destination;
那 是, 数据 是 写 在 intermediate 数据 缓存区 在之前 它 reaches 这 目标.
delayed 写 要求 transactions, 包括 的 i/o 写 和 配置 写
transactions.
delayed 写 requests 是 terminated 用 目标 retry 在 这 initiator 总线 和
是 queued 在 这 delayed transaction queue.一个 delayed 写 transaction 必须 完全 在
这 目标 总线 在之前 它 完成 在 这 initiator 总线.
delayed 写 completion transactions, 包括 的 i/o 写 和 配置
写 transactions.
delayed 写 completion transactions 完全 在 这 目标 总线, 和 这 目标 回馈
是 queued 在 这 缓存区. 一个 delayed写 completion transaction proceeds
在 这 方向 opposite 那 的 这 原来的 delayed 写 要求; 那 是, 一个 delayed 写
completion transaction proceeds 从 这 目标 总线 至 这 initiator 总线.
delayed 读 要求 transactions, comprised 的 所有 记忆 读, i/o 读, 和
配置 读 transactions.
delayed 读 requests 是 terminated 用 目标 retry 在 这 initiator 总线 和 是 queued 在
这 delayed transaction queue.
delayed 读 completion transactions, 竞赛rised 的 所有 记忆 读, i/o 读, &放大;
配置 读 transactions.
delayed 读 completion transactions 完全 在 这 目标 总线, 和 这 读 数据 是
queued 在 这 读 数据 缓存区. 一个 delayed 读 completion transaction proceeds 在 这
方向 opposite 那 的 这 原来的 delayed 读 要求; 那 是, 一个 delayed 读
completion transaction proceeds 从 这 目标 总线 至 这 initiator 总线.
pi7c8150 做 不 联合的 或者 merge 写 transactions:
pi7c8150 做 不 联合的 独立的 写 transactions 在 一个 单独的 写
transaction—this optimization 是 最好的 执行 在 这 originating 主控.
pi7c8150 做 不 merge 字节 在 独立的 masked 写 transactions 至 这 一样
dword address—this optimization 是 也 最好的 执行 在 这 originating
主控.
: 点此下载
