PI7C8150
2-端口 pci-至-pci 桥
进步 信息
38
8月 22, 2002 – 修订 1.02
这 设备 signaling 这 中断 执行 一个 读 的 这 数据 just 写 (软件).
这 设备 驱动器 执行 一个 读 运作至 任何 寄存器 在 这 interrupting 设备
在之前 accessing 数据 写 用 这 设备 (软件).
系统 硬件 guarantees 那 写 缓存区 是 flushed 在之前 中断 是
forwarded.
pi7c8150 做 不 有 一个 硬件 mechanism 至 保证 数据 同步 为
posted 写 transactions. 因此, 所有 posted 写 transactions 必须 是 followed 用 一个
读 运作, 也 从 这 设备 至 这 location just 写 (或者 一些 其它 location
along 这 一样 path), 或者 从 这 设备 驱动器 至 一个 的 这 设备 寄存器.
6
错误 处理
pi7c8150 checks, forwards, 和 发生 parity 在 两个都 这 primary 和 secondary
接口. 至 维持 transparency, pi7c8150 总是 tries 至 向前 这 存在 parity
情况 在 一个 总线 至 这 其它 总线, along 和 地址 和 数据. pi7c8150 总是
attempts 至 是 transparent 当 reporting errors, 但是 这个 是 不 总是 可能, 给 这
存在 的 posted 数据 和 delayed transactions.
至 支持 错误 reporting 在 这 pci 总线, pi7c8150 实现 这 下列的:
perr_l 和 serr_l 信号 在 两个都 这 primary 和 secondary 接口
primary 状态 和 secondary 状态 寄存器
这 设备-明确的 p_serr_l 事件 使不能运转 寄存器
这个 chapter 提供 详细地 信息 关于 如何 pi7c8150 handles errors.
它 也 describes 错误 状态 reporting 和 错误 运作 disabling.
6.1
地址 parity errors
pi7c8150 checks 地址 parity 为 所有 transactions 在 两个都 buses, 为 所有 地址 和 所有
总线 commands. 当 pi7c8150 发现 一个 地址 parity 错误 在 这 primary 接口,
这 下列的 events 出现:
如果 这 parity 错误 回馈 位 是 设置 在 这 command 寄存器, pi7c8150 做 不 claim
这 transaction 和 p_devsel_l; 这个 将 准许 这 transaction 至 terminate 在 一个
主控 abort. 如果 parity 错误 回馈 位 是 不 设置, pi7c8150 proceeds 正常情况下 和
accepts 这 transaction 如果 它 是directed 至 或者 横过 pi7c8150.
pi7c8150 sets 这 发现 parity 错误 位 在 这 状态 寄存器.
pi7c8150 asserts p_serr_l 和 sets signaled 系统 错误 位 在 这 状态 寄存器, 如果
两个都 这 下列的 情况 是 符合:
这 serr_l 使能 位 是 设置 在 这 command 寄存器.
: 点此下载
