PI7C8150
2-端口 pci-至-pci 桥
进步 信息
45
8月 22, 2002 – 修订 1.02
0 posted 写 Upstream Secondary x / x
1 delayed 写 Downstream Primary x / x
0 delayed 写 Downstream Secondary x / x
0 delayed 写 Upstream Primary x / x
0 delayed 写 Upstream Secondary x / x
X
= don’t 小心
表格 7–2 显示 设置 这 发现 parity 错误 位 在 这 secondary 状态 寄存器,
相应的 至 这 secondary 接口. 这个 位 是 设置 当 pi7c8150 发现 一个 parity
错误 在 这 secondary 接口.
表格 7-2. 设置 secondary 接口 发现 parity 错误 位
Secondary
发现 parity
错误 位
transaction 类型 方向 总线 在哪里 错误
是 发现
primary/
secondary parity
错误 回馈
位
0 读 Downstream Primary x / x
1 读 Downstream Secondary x / x
0 读 Upstream Primary x / x
0 读 Upstream Secondary x / x
0 posted 写 Downstream Primary x / x
0 posted 写 Downstream Secondary x / x
0 posted 写 Upstream Primary x / x
1 posted 写 Upstream Secondary x / x
0 delayed 写 Downstream Primary x / x
0 delayed 写 Downstream Secondary x / x
0 delayed 写 Upstream Primary x / x
1 delayed 写 Upstream Secondary x / x
X
= don’t 小心
表格 7–3 显示 设置 数据 parity 发现 位 在 这 primary 接口’s 状态 寄存器.
这个 位 是 设置 下面 这 下列的 情况:
pi7c8150 必须 是 一个 主控 在 这 primary 总线.
这 parity 错误 回馈 位 在 这 command 寄存器, 相应的 至 这 primary
接口, 必须 是 设置.
这 p_perr_l 信号 是 发现 asserted 或者 一个 parity 错误 是 发现 在 这 primary
总线.
表格 7-3. 设置 primary 接口 主控 数据 parity 错误 发现 位
primary 数据
parity 位
transaction 类型 方向 总线 在哪里 错误
是 发现
primary /
secondary parity
错误 回馈
位
0 读 Downstream Primary x / x
0 读 Downstream Secondary x / x
1 读 Upstream Primary 1 / x
0 读 Upstream Secondary x / x
0 posted 写 Downstream Primary x / x
0 posted 写 Downstream Secondary x / x
1 posted 写 Upstream Primary 1 / x
0 posted 写 Upstream Secondary x / x
0 delayed 写 Downstream Primary x / x
0 delayed 写 Downstream Secondary x / x
1 delayed 写 Upstream Primary 1 / x
0 delayed 写 Upstream Secondary x / x
X
= don’t 小心
: 点此下载
