PI7C8150
2-端口 pci-至-pci 桥
进步 信息
46
8月 22, 2002 – 修订 1.02
表格 7–4 显示 设置 这 数据 parity 发现 位 在 这 状态 寄存器 的 secondary
接口. 这个 位 是 设置 下面 这 下列的 情况:
这 pi7c8150 必须 是 一个 主控 在 这 secondary 总线.
这 parity 错误 回馈 位 必须 是 设置 在 这 桥 控制 寄存器 的 secondary
接口.
这 s_perr_l 信号 是 发现 asserted或者 一个 parity 错误 是 发现 在 这
secondary 总线.
表格 7-4. 设置 secondary 接口 主控 数据 parity 错误 发现 位
Secondary
发现 parity
发现 位
transaction 类型 方向 总线 在哪里 错误
是 发现
primary /
secondary parity
错误 回馈
位
0 读 Downstream Primary x / x
1 读 Downstream Secondary x / 1
0 读 Upstream Primary x / x
0 读 Upstream Secondary x / x
0 posted 写 Downstream Primary x / x
1 posted 写 Downstream Secondary x / 1
0 posted 写 Upstream Primary x / x
0 posted 写 Upstream Secondary x / x
0 delayed 写 Downstream Primary x / x
1 delayed 写 Downstream Secondary x / 1
0 delayed 写 Upstream Primary x / x
0 delayed 写 Upstream Secondary x / x
x= don’t 小心
表格 7–5 显示 assertion 的 p_perr_l. 这个 信号 是 设置 下面 这 下列的 情况:
pi7c8150 是 也 这 目标 的 一个 写 transaction 或者 这 initiator 的 一个 读 transaction
在 这 primary 总线.
这 parity-错误-回馈 位 必须 是 设置 在 这 command 寄存器 的 primary 接口.
pi7c8150 发现 一个 数据 parity 错误 在 这 primary 总线 或者 发现 s_perr_l asserted
在 这 completion 阶段 的 一个 downstream delayed 写 transaction 在 这 目标
(secondary) 总线.
表格 7-5. assertion 的 p_perr#
p_perr# transaction 类型 方向 总线 在哪里 错误
是 发现
primary/
secondary parity
错误 回馈
位
1 (de-asserted) 读 Downstream Primary x / x
1 读 Downstream Secondary x / x
0 (asserted) 读 Upstream Primary 1 / x
1 读 Upstream Secondary x / x
0 posted 写 Downstream Primary 1 / x
1 posted 写 Downstream Secondary x / x
1 posted 写 Upstream Primary x / x
1 posted 写 Upstream Secondary x / x
0 delayed 写 Downstream Primary 1 / x
0
2
delayed 写 Downstream Secondary 1 / 1
1 delayed 写 Upstream Primary x / x
1 delayed 写 Upstream Secondary x / x
X
= don’t 小心
2
这 parity 错误 是 发现 在 这 目标 (secondary) 总线 但是 不 在 这 initiator (primary) 总线.
: 点此下载
