PI7C8150
2-端口 pci-至-pci 桥
进步 信息
49
8月 22, 2002 – 修订 1.02
为 明确的 events. 这 主控 timeout 情况 有 一个 serr_l 使能 位 为 那 事件 在
这 桥 控制 寄存器 和 因此做 不 有 一个 设备-明确的 使不能运转 位.
7
独有的 进入
这个 chapter describes 这 使用 的 这 锁_l 信号 至 执行 独有的 进入 至 一个
目标 为 transactions 那 交叉 pi7c8150.
7.1
concurrent locks
这 primary 和 secondary 总线 锁 mechanisms 运作 concurrently 除了 当
一个 锁 transaction crosses pi7c8150. 一个 primary 主控 能 锁 一个 primary 目标 没有
影响 这 状态 的 这 锁 在 这 secondary 总线, 和 恶行 对抗. 这个 意思 那 一个
primary 主控 能 锁 一个 primary 目标 在 这 一样 时间 那 一个 secondary 主控 locks 一个
secondary 目标.
7.2
acquiring 独有的 进入 横过 pi7c8150
为 任何 pci 总线, 在之前 acquiring 进入 至 这 锁_l 信号 和 开始 一个 序列 的
锁 transactions, 这 initiator 必须 第一 审查 那 两个都 的 这 下列的 情况 是
符合:
这 pci 总线 必须 是 空闲.
这 锁_l 信号 必须 是 de-asserted.
这 initiator leaves 这 锁_l 信号 de-asserted 在 这 地址 阶段 和 asserts
锁_l 一个 时钟 循环 后来的. once 一个 数据 转移 是 完成 从 这 目标, 这 目标
锁 有 被 达到.
7.2.1
锁 transactions 在 downstream 方向
锁 transactions 能 交叉 pi7c8150 仅有的 在 这 downstream 方向, 从 这
primary 总线 至 这 secondary 总线.
当 这 目标 resides 在 另一 pci 总线, 这 主控 必须 acquire 不 仅有的 这 锁 在
它的 自己的 pci 总线 但是 也 这 锁 在 每 总线 在 它的 总线 和 这 目标’s 总线. 当
pi7c8150 发现 在 这 primary 总线, 一个 最初的 锁 transaction 将 为 一个 目标 在
这 secondary 总线, pi7c8150 样本 这 地址, transaction 类型, 字节 使能 位, 和
parity, 作 描述 在 部分 4.5.4. 它 也 样本 这 锁 信号. 如果 那里 是 一个 锁
established 在 2 端口 或者 这 目标 总线 是 already 锁 用 另一 主控, 然后 这
电流 锁 循环 是 retried 没有 向前. 因为 一个 目标 retry 是 signaled 至 这
initiator, 这 initiator 必须 relinquish 这 锁 在 这 primary 总线, 和 因此 这 锁 是
不 还 established.
这 第一 锁 transaction 必须 是 一个 memory 读 transaction. subsequent 锁
transactions 能 是 记忆 读 或者 记忆 写 transactions. posted 记忆 写
: 点此下载
