PI7C8150
2-端口 pci-至-pci 桥
进步 信息
53
8月 22, 2002 – 修订 1.02
priority 组 能 是 serviced n transactions 输出 的 n+1, 当 一个 成员 的 这 低
priority 组 是 serviced once 每 n+1 transactions. 图示 9–1 显示 一个 例子 的 一个
内部的 arbiter 在哪里 四 masters, 包含 pi7c8150, 是 在 这 高 priority 组, 和
five masters 是 在 这 低 priority 组. 使用 这个 例子, 如果 所有 requests 是 总是
asserted, 这 最高的 priority rotates among 这 masters 在 这 下列的 fashion (高
priority members 是 给 在 italics, low priority members, 在 黑体字 类型):
b, m0, m1,
m2,
m3
, b, m0, m1, m2,
m4
, b, m0, m1, m2,
m5
, b, m0, m1, m2,
m6
, b, m0, m1, m2,
m7
和 所以 在.
图示 9-1. secondary arbiter 例子
各自 总线 主控, 包含 pi7c8150, 能 是 configured 至 是 在 也 这 低 priority
组 或者 这 高 priority 组 用 设置 这 相应的 priority 位 在 这 arbiter-
控制 寄存器. 这 arbiter-内容rol 寄存器 是 located 在 补偿 40h. 各自 主控 有 一个
相应的 位. 如果 这 位 是 设置 至 1, 这 主控 是 assigned 至 这 高 priority 组. 如果
这 位 是 设置 至 0, 这 主控 是 assigned 至 这 低 priority 组. 如果 所有 这 masters 是
assigned 至 一个 组, 这 algorithm defaults 至 一个 笔直地 rotating priority among 所有 这
masters. 之后 重置, 所有 外部 masters 是 assigned 至 这 低 priority 组, 和
pi7c8150 是 assigned 至 这 高 priority 组. pi7c8150 receives 最高的 priority 在 这
目标 总线 每 其它 transaction, 和 priority rotates evenly among 这 其它 masters.
priorities 是 re-evaluated 每 时间 s_框架_l 是 asserted 在 这 开始 的 各自 新
transaction 在 这 secondary pci 总线. 从 这个 要点 直到 这 时间 那 这 next
transaction 开始, 这 arbiter asserts 这 grant 信号 相应的 至 这 最高的 priority
要求 那 是 asserted. 如果 一个 grant 为 一个 particular 要求 是 asserted, 和 一个 高等级的 priority
要求 subsequently asserts, 这 arbiter de-asserts 这 asserted grant 信号 和 asserts 这
grant 相应的 至 这 新 高等级的 priority 要求 在 这 next pci 时钟 循环. 当
priorities 是 re-evaluated, 这 最高的 priority 是 assigned 至 这 next 最高的 priority
主控 相关的 至 这 主控 那 initiated 这previous transaction. 这 主控 那 initiated
这 last transaction now 有 这 最低 priority 在 它的 组.
如果 pi7c8150 发现 那 一个 initiator 有 failed 至 assert s_框架_l 之后 16 循环 的
两个都 grant assertion 和 一个 secondary 空闲 总线 情况, 这 arbiter de-asserts 这 grant.
至 阻止 总线 contention, 如果 这 secondary pci 总线 是 空闲, 这 arbiter 从不 asserts 一个
grant 信号 在 这 一样 pci 循环 在 这个 它 de-asserts 另一. 它 de-asserts 一个 grant 和
asserts 这 next grant, 非 早期 比 一个 pci 时钟 循环 后来的. 如果 这 secondary pci 总线 是
busy, 那 是, s_框架_l 或者 s_irdy_l 是 一个sserted, 这 arbiter 能 是 de-asserted 一个
grant 和 asserted 另一 grant 在 这 一样 pci 时钟 循环.
: 点此下载
