PI7C8150
2-端口 pci-至-pci 桥
进步 信息
82
8月 22, 2002 – 修订 1.02
好 作 monitoring 这 p_devsel_l 为
其它 快 和 中等 设备 在 这
primary 端口.
主控 在 primary 目标 在 secondary pi7c8150 asserts p_devsel_l,
terminates 这 循环 正常情况下 如果 它 是 能
至 是 posted, 否则 返回 和 一个 retry.
它 然后 passes 这 循环 至 这 适合的
端口. 当 这 循环 是 完全 在 这
目标 端口, 它 将 wait 为 这 initiator 至
repeat 这 一样 循环 和 终止 和 正常的
末端.
主控 在 primary 目标 不 在 primary 也不
secondary 端口
pi7c8150 做 不 respond 和 这 循环
将 terminate 作 主控 abort.
主控 在 secondary 目标 在 这 一样
secondary 端口
pi7c8150 做 不 respond.
主控 在 secondary 目标 在 primary 或者 这
其它 secondary 端口
pi7c8150 asserts s_devsel_l,
terminates 这 循环 正常情况下 如果 它 是 能
至 是 posted, 否则 returns 和 一个
retry. 它 然后 passes 这 循环 至 这
适合的 端口. 当 循环 是 完全
在 这 目标 端口, 它 将 wait 为 这
initiator 至 repeat 这 一样 循环 和 终止
和 正常的 末端.
主控 在 secondary 目标 不 在 primary 也不
这 其它 secondary 端口
pi7c8150 做 不 respond.
15.2
abnormal 末端 (initiated 用 桥
主控)
15.2.1
主控 abort
主控 abort indicates 那 当 pi7c8150 acts作 一个 主控 和 receives 非 回馈 (i.e.,
非 目标 asserts devsel_l 或者 s_devsel_l) 从
一个 目标, 这 桥 de-asserts 框架_l 和 然后 de-asserts irdy_l.
15.2.2
parity 和 错误 reporting
parity 必须 是 审查 为 所有 地址 和写 数据. parity 是 定义 在 这 p_par,
和 s_par 信号. parity 应当 是 甚至 (i. e. 一个 甚至 号码 of‘1’s) 横过 ad, cbe,
和 par. parity 信息 在 par 是 有效的 这 循环 之后 ad 和 cbe 是 有效的. 为
读, 甚至 parity 必须 是 发生 使用 这 initiators cbe 信号 联合的 和 这
读 数据. 又一次, 这 par 信号 corresponds 至 读 数据 从 这 previous 数据 阶段
循环.
15.2.3
reporting parity errors
为 所有 地址 阶段, 如果 一个 parity 错误 是 detected, 这 错误 应当 是 reported 在 这
p_serr_l 信号 用 asserting p_serr_l 为 一个 循环 和 然后 3-stating 二 循环
之后 这 bad 地址. p_serr_l 能 仅有的 是 asserted 如果 位 6 和 8 在 这 command
寄存器 是 两个都 设置 至 1. 为 写 数据 阶段, 一个 parity 错误 应当 是 reported 用
asserting 这 p_perr_l 信号 二 循环 after 这 数据 阶段 和 应当 仍然是 asserted
为 一个 循环 当 位 6 在 这 command 寄存器 是 设置 至 一个 1.
: 点此下载
