ÉÉÉ
ÉÉÉ
ÉÉÉ
ÉÉÉ
输入
f0 – f7
CE
1.5v
1.5v 1.5v
1.5v 1.5v
t
PD
t
CE
t
CD
V
OL
V
OH
+3.0v
0V
+3.0v
0V
读 循环
飞利浦 半导体 可编程序的 逻辑 设备 产品 规格
pls100/pls101
可编程序的 逻辑 arrays
(16
×
48
×
8)
october 22, 1993
53
交流 电的 特性
0
°
c < t
amb
< +75
°
c, 4.75 < v
CC
< 5.25v, r
1
= 470
Ω
, r
2
= 1k
Ω
限制
标识 参数 至 从 最小值 典型值
1
最大值 单位
传播 延迟
2
t
PD
输入 输出 输入 35 50 ns
t
CE
碎片 使能
3
输出 碎片 使能 15 30 ns
使不能运转 时间
t
CD
碎片 使不能运转
3
输出 碎片 使能 15 30 ns
注释:
1. 所有 典型 值 是 在 v
CC
= 5v. t
amb
= +25
°
c.
2. 所有 传播 延迟 是 量过的 和 指定 下面 worst 情况 情况.
3. 为 3-状态 输出; 输出 使能 时间 是 测试 和 c
L
= 30pf 至 这 1.5v 水平的, 和 s
1
是 打开 为 高-阻抗 至 高 tests 和
关闭 为 高-阻抗 至 低 tests. 输出 使不能运转 时间 是 测试 和 c
L
= 5pf. 高-至-高 阻抗 tests 是 制造 至 一个 输出
电压 的 v
T
= (v
OH
– 0.5v) 和 s
1
打开, 和 低-至-高 阻抗 tests 是 制造 至 这 v
T
= (v
OL
+ 0.5v) 水平的 和 s
1
关闭.
电压 波形 测试 加载 电路
度量:
所有 电路 延迟 是 量过的 在 这 +1.5v 水平的 的 在-
puts 和 输出, 除非 否则 指定.
90%
10%
5ns5ns
5ns 5ns
90%
10%
+3.0v
+3.0v
0V
0V
t
R
t
F
输入 脉冲
+5V
C
L
R
1
R
2
S
1
地
F
7
F
0
输入
I
0
I
15
CE
输出
C
2
C
1
DUT
便条:
C
1
和 c
2
是 至 绕过 v
CC
至 地.
V
CC
定时 定义
标识 参数
t
CE
延迟 在 beginning 的
碎片 使能 低 (和 输入
有效的) 和 当 数据 输出
变为 有效的.
t
CD
延迟 在 当 碎片
使能 变为 高 和
数据 输出 是 在 止 状态
(hi-z 或者 高).
t
PD
延迟 在 beginning 的
有效的 输入 (和 碎片 使能
低) 和 当 数据 输出
变为 有效的.
定时 图解
: 点此下载
