pm73487 qrt
pmc-sierra, 公司
pmc-980618 公布 3 622 mbps atm 交通量 管理 设备
Released
数据手册
15
2.2.2 阶段 aligners
阶段 aligners 是 使用 至 准许 为 扩展 设备 分离. 这 技巧 使用 是 一个 时钟
恢复 mechanism 那 需要 仅有的 这 转变 fabric 至 是 频率 同步的. 一个 主控
时钟 是 distributed 至 所有 设备 有关联的 和 这 转变 fabric, 和 这 阶段 的 这 时钟 在
各自 接口 是 dynamically 调整 至 账户 为 skew introduced 至 这 信号. 这 阶段
aligner 电路系统 为 各自 接口 responds 至 这 cell 开始 和 反馈 信号, 这个 包含 一个
高 号码 的 transitions 至 确保 精确 阶段 调整 的 这 时钟 为 数据 和 信号
抽样.
2.2.3 utopia 接口
这 qrt’s utopia 接口 实现 这 atm forum standardized 16-位, 水平的 2 configu-
限定, 这个 支持 向上 至 31 模拟的 输出 (vos) 通过 five 地址 位. 向上 至 31 phy 或者
aal layer 设备 和 16-位 utopia 水平的 2 符合实际 能 是 连接 至 这个 接口,
供应 全部 duplex throughputs 的 675 mbps.
2.2.4 cell 缓存区 sdram 接口
这 qrt 支持 二 同步的 dram (sdram 或者 sgram) 接口 供应 向上 至
64k 的 cell buffering 在 两个都 这 receive 和 transmit 方向. 各自 接口 组成 的 一个 32-
位 数据 总线, 一个 9-位 地址 总线, 二 碎片 选择 信号, 和 有关联的 控制 signals. 这 fre-
quency 的 这些 接口 是 100 mhz. 两个都 同步的 graphic 内存 (sgram) 和 sdram
设备 是 supported. clocking 为 这些 二 接口 是 提供 通过 这 设备.
2.2.5 频道 内存 (ch_内存) 接口
这 qrt 支持 向上 至 16k 途径 通过 一个 同步的 sram (ssram) 接口. 这
接口 组成 的 一个 32-位 数据 总线, 一个 16-位 地址 总线, 和 有关联的 控制 signals. 这
频率 的 这个 接口 是 100 mhz. clocking 为 这个 接口 是 提供 通过 这 设备.
2.2.6 地址 lookup 内存 (al_内存) 接口
这 qrt 有 数据 结构 在 这 al_内存, 包含 vpi/vci 地址 转变. 这 inter-
面向 组成 的 一个 6-位 数据 总线, 一个 17-位 地址 总线, 和 有关联的 控制 signals. 这 fre-
quency 的 这个 接口 是 100 mhz. clocking 为 这个 接口 是 提供 通过 这 设备.
2.2.7 ab_内存 接口
这 qrt stores 这 每 vc head / tail pointers 和 sent / dropped counters 为 这 receive direc-
tion 在 这 ab_内存. 各自 接口 组成 的 一个 17-位 多路复用 地址/数据 总线 和 associ-
ated 控制 信号. 这 频率 的 这个 接口 是 100 mhz.
2.2.8 host 处理器 接口
这 qrt host 处理器 接口 准许 连接 的 一个 微处理器 通过 一个 多路复用
32-位 地址/数据 总线. 这 建议的 微处理器 为 这个 接口 是 这 intel i960
®
. 这
微处理器 有 直接 进入 至 所有 的 这 qrt 控制 寄存器.