s/uni-atlas
pm7324 s/uni-atlas
数据手册
pmc-1971154 公布 7 s/uni-atm layer 解决方案
专卖的 和 confidential 至 pmc-sierra, inc 和 为 它的 客户’ 内部的 使用
26
管脚 名字 类型 管脚
非.
函数
IDAT[15]
IDAT[14]
IDAT[13]
IDAT[12]
IDAT[11]
IDAT[10]
IDAT[9]
IDAT[8]
IDAT[7]
IDAT[6]
IDAT[5]
IDAT[4]
IDAT[3]
IDAT[2]
IDAT[1]
IDAT[0]
输入
N28
M30
M31
N29
N30
N31
P29
R28
P30
R29
R30
R31
T28
T29
T30
T31
这 egress 输入 cell 接口 cell 数据 总线 (idat[15:0]) carries
这 atm cell octets 那 是 写 至 这 egress 输入 cell
接口. 这 idat[15:0] 总线 是 抽样 在 这 rising 边缘 的
ifclk 和 考虑 有效的 仅有的 当 一个 的 这 iwrenb[4:1]
信号 所以 indicates. idat[15:8] 是 仅有的 有效的 如果 这 ibus8 寄存器
位 是 低.
IPRTY 输入
U29
这 egress 输入 cell 接口 parity (iprty) 信号 indicates
这 parity (可编程序的 为 odd 或者 甚至 parity) 的 这 idat[15:0]
总线. 如果 这 ibus8 寄存器 位 是 低, 这 iprty 信号 indicates
parity 在 这 idat[15:0] 数据 总线. 如果 ibus8 是 高, 这 iprty
信号 indicates parity 在 这 idat[7:0] 数据 总线. 一个 maskable
中断 状态 是 发生 在之上 一个 parity 错误; 非 其它 actions
是 带去. 这 iprty 信号 是 抽样 在 这 rising 边缘 的
ifclk 和 是 考虑 有效的 仅有的 当 一个 的 这
iwrenb[4:1] 信号 所以 indicates.
egress 输出 cell 接口: 28 管脚
TFCLK 输入
L1
这 egress 输出 cell 接口 时钟 (tfclk) 是 使用 至 写
words 从 这 egress 输出 cell 接口. tfclk 必须 循环
在 一个 52 mhz 或者 更小的 instantaneous 比率, 但是 一个 高 足够的 比率
至 避免 一个 先进先出 overflow. tsoc, twrenb[4:1], taddr[4:0],
tavalid, tprty 和 tdat[15:0] 是 updated 在 这 rising 边缘
的 tfclk. tca[4:1] 是 抽样 在 这 rising 边缘 的 tfclk.
: 点此下载
