tms320c5x, tms320lc5x
数字的 信号 processors
sprs030a – april 1995 – 修订 april 1996
30
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
外部 接口
这 ’c5x 支持 一个 宽 范围 的 系统 接合 (所需的)东西. 程序, 数据, 和 i/o 地址 spaces
提供 接口 至 记忆 和 i/o, maximizing 系统 throughput. 这 全部 16-位 地址 和 数据 总线, along
和 这 ps
, ds, 和 是 空间 选择 信号, 准许 寻址 的 64k 16-位 words 在 各自 的 这 三 spaces.
i/o 设计 是 simplified 用 having i/o treated 这 一样 方法 作 记忆. i/o 设备 是 编排 在 这 i/o
地址 空间 使用 这 处理器’s 外部 地址 和 数据 buses 在 这 一样 manner 作 记忆-编排
设备.
这 ’c5x 外部 并行的 接口 提供 各种各样的 控制 信号 至 facilitate 接合 至 这 设备. 这
r/w输出 信号 是 提供 至 表明 whether 这 电流 循环 是 一个 读 或者 一个 写. 这 strb输出 信号
提供 一个 定时 涉及 为 所有 外部 循环. 为 convenience, 这 设备 也 提供 这 rd和 这
我们输出 信号, 这个 表明 一个 读 和 一个 写 循环, 各自, along 和 定时 信息 为 那些
循环. 这 有效性 的 这些 信号 降低 外部 gating 需要 为 接合 外部 设备 至
这 ’c5x.
接口 至 记忆 和 i/o 设备 的 varying speeds 是 accomplished 用 使用 这 准备好 线条. 当
transactions 是 制造 和 slower 设备, 这 ’c5x 处理器 waits 直到 这 其它 设备 完成 它的 函数
和 信号 这 处理器 通过 这 准备好 线条. once 一个 准备好 indication 是 提供 后面的 至 这 ’c5x 从 这
外部 设备, 执行 持续.
这 总线 要求 (br
) 信号 是 使用 在 conjunction 和 这 其它 ’c5x 接口 信号 至 arbitrate 外部
global-记忆 accesses. global 记忆 是 外部 数据-记忆 空间 在 这个 这 br 信号 是 asserted
在 这 beginning 的 这 进入. 当 一个 外部 global-记忆 设备 receives 这 这 总线 要求, 这
外部 设备 responds 用 asserting 这 准备好 信号 之后 这 global 记忆 进入 是 arbitrated 和 这
global 进入 是 完成.
外部 直接-记忆 进入 (dma) 能力
所有 ’c5x 设备 和 单独的-进入 内存 提供 一个 唯一的 特性 准许 另一 处理器 至 读 和 写
至 这 ’c5x 内部的 记忆. 至 initiate 一个 读 或者 写 运作 至 这 ’c5x 单独的-进入 ram, 这 host 或者
主控 处理器 requests 一个 支撑 状态 在 这 dsp’s 外部 总线. 当 acknowledged 和 holda, 这 host
能 要求 进入 至 这 内部的 总线 用 拉 这 br信号 低. 不像 这 支撑 模式, 这个 准许 这
电流 运作 至 完全 和 准许 cpu 运作 至 continue (如果 状态 位 hm=0), 一个 br
-要求 dma
总是 halts 这 运作 目前 正在 executed 用 这 cpu. 进入 至 这 内部的 总线 总是 是 准予
在 这 第三 时钟 循环 之后 这 br信号 是 received. 在 这 pq 包装, 这 iaq管脚 也 indicates 当 总线
进入 有 被 准予. 在 这 pz 包装, 这个 管脚 是 不 呈现 所以 这 host 是 必需的 至 wait 二 时钟
循环 之后 驱动 这 总线 要求 低 在之前 beginning dma 转移.
host 端口 接口 (hpi) (tms320c57s, tms320lc57, tms320lc57s 仅有的)
这 hpi 是 一个 8-位 并行的 端口 使用 至 接口 一个 host 处理器 至 这 ’c57s/’lc57. 这 host 端口 是
连接 至 一个 2k 文字 在-碎片 缓存区 通过 一个 专心致志的 内部的 总线. 这 专心致志的 总线 准许 这 cpu 至
工作 uninterrupted 当 这 host 处理器 accesses 这 host 端口. 这 hpi 记忆 缓存区 是 一个 单独的-进入
内存 块 这个 是 accessible 用 两个都 这 cpu 和 这 host. 这 hpi 记忆 也 能 是 使用 作
一般-目的 数据 或者 程序 记忆. 两个都 这 cpu 和 这 host 有 进入 至 这 hpi 控制 寄存器
(hpic) 和 这 host 能 地址 这 hpi 记忆 通过 这 hpi 地址 寄存器 (hpia).
数据 transfers 的 16-位 words 出现 作 二 consecutive 字节 和 一个 专心致志的 管脚, hbil, 表明 whether
这 高 或者 低 字节 是 正在 transmitted. 二 控制 管脚, hcntl1 和 hcntl0, 控制 host 进入 至 这
hpia, hpi 数据 (和 一个 optional 自动 地址 increment), 或者 这 hpic. 这 host 能 中断 这
’C57S/’lc57 用 writing 至 hpic. 这 ’c57s/’lc57 能 中断 这 host 和 一个 专心致志的 hint
管脚 那 这 host
acknowledges 和 clears.
: 点此下载
