飞利浦 半导体 初步的 规格
xa-s3
xa 16-位 微控制器
32k/1k otp/只读存储器/romless, 8-频道 8-位 a/d, 低 电压 (2.7 v–5.5 v),
I
2
c, 2 uarts, 16 mb 地址 范围
2000 三月 09
18
I
2
c 接口
这 i
2
c 接口 在 这 xa-s3 是 完全同样的 至 这 标准 字节-样式
I
2
c 接口 建立 在 设备 此类 作 这 8xc552 除了 为 这
比率 选择.
这 i
2
c 接口 遵从 至 这 100 khz i
2
C
规格, 但是 将 是 使用 在 比率 向上 至 400 khz
(非-conforming).
重要的:
在之前 这 i
2
c 接口 将 是 使用, 这 端口 管脚
p5.6 和 5.7, 这个 correspond 至 这 i
2
c 功能 scl 和 sda
各自, 必须 是 设置 至 这 打开 流 模式.
这 处理器 接口 至 这 i
2
c 逻辑 通过 这 下列的 四
特定的 函数 寄存器: i2con (i
2
c 控制 寄存器), i2sta (i
2
C
状态 寄存器), i2dat (i
2
c 数据 寄存器), 和 i2adr (i
2
c 从动装置
地址 寄存器). 这 i
2
c 控制 逻辑 接口 至 这 外部 i
2
C
总线 通过 二 端口 5 管脚: p5.6/scl (串行 时钟 线条) 和 p5.7/sda
(串行 数据 线条).
这 控制 寄存器, i2con
这个 寄存器 是 显示 在 图示 6. 二 位 是 影响 用 这 i
2
C
硬件: 这 si 位 是 设置 当 一个 串行 中断 是 要求, 和
这 sto 位 是 cleared 当 一个 停止 情况 是 呈现 在 这 i
2
C
总线. 这 sto 位 是 也 cleared 当 ena = “0”.
ena, 这 i
2
c 使能 位
ena = 0:
当 ena 是 “0”, 这 sda 和 scl 输出 是 不
驱动. sda 和 scl 输入 信号 是 ignored, sio1 是 在 这 “not
addressed” 从动装置 状态, 和 这 sto 位 在 i2con 是 强迫 至 “0”.
非 其它 位 是 影响. p5.6 和 p5.7 将 是 使用 作 打开
流 i/o 端口.
ena = 1:
当 ena 是 “1”, sio1 是 使能. 这 p5.6 和 p5.7
端口 latches 必须 是 设置 至 逻辑 1.
ena 应当 不 是 使用 至 temporarily 释放 这 i
2
c-总线 自从,
当 ena 是 重置, 这 i
2
c-总线 状态 是 lost. 这 aa 标记 应当 是
使用 instead (看 描述 的 这 aa 标记 在 这 下列的 text).
在 这 下列的 text, 它 是 assumed 这 ena = “1”.
sta, 这 开始 标记
sta = 1:
当 这 sta 位 是 设置 至 enter 一个 主控 模式, 这 i
2
C
硬件 checks 这 状态 的 这 i
2
c 总线 和 发生 一个 开始
情况 如果 这 总线 是 自由. 如果 这 总线 是 不 自由, 这 i
2
c 接口
waits 为 一个 停止 情况 (这个 将 自由 这 总线) 和 发生 一个
开始 情况 之后 一个 延迟 的 一个 half 时钟 时期 的 这 内部的
串行 时钟 发生器.
如果 sta 是 设置 当 这 i
2
c 接口 是 already 在 一个 主控 模式 和
一个 或者 更多 字节 是 transmitted 或者 received, 这 硬件
transmits 一个 重复的 开始 情况. sta 将 是 设置 在 任何 时间.
sta 将 也 是 设置 当 这 i
2
c 接口 是 一个 addressed 从动装置.
sta = 0:
当 这 sta 位 是 重置, 非 开始 情况 或者
重复的 开始 情况 将 是 发生.
sto, 这 停止 标记
sto = 1:
当 这 sto 位 是 设置 当 这 i
2
c 接口 是 在 一个
主控 模式, 一个 停止 情况 是 transmitted 至 这 i
2
c 总线. 当
这 停止 情况 是 发现 在 这 总线, 这 硬件 clears 这
sto 标记. 在 一个 从动装置 模式, 这 sto 标记 将 是 设置 至 recover 从
一个 错误 情况. 在 这个 情况, 非 停止 情况 是 transmitted 至
这 i
2
c 总线. 不管怎样, 这 硬件 behaves 作 如果 一个 停止 情况
有 被 received 和 switches 至 这 定义 “not addressed” 从动装置
接受者 模式. 这 sto 标记 是 automatically cleared 用 硬件.
如果 这 sta 和 sto 位 是 两个都 设置, 然后 一个 停止 情况 是
transmitted 至 这 i
2
c 总线 如果 这 接口 是 在 一个 主控 模式 (在 一个
从动装置 模式, 这 硬件 发生 一个 内部的 停止 情况
这个 是 不 transmitted). 这 i
2
c 接口 然后 transmits 一个 开始
情况.
sto = 0:
当 这 sto 位 是 重置, 非 停止 情况 将 是
发生.
si, 这 串行 中断 标记
si = 1:
当 这 si 标记 是 设置, 和 这 ea (中断 系统
使能) 和 ei2 (i
2
c 中断 使能) 位 是 也 设置, 一个 i
2
C
中断 是 要求. si 是 设置 用 硬件 当 一个 的 25 的 这
26 可能 i
2
c 接口 states 是 entered. 这 仅有的 状态 那 做
不 导致 si 至 是 设置 是 状态 f8h, 这个 indicates 那 非 相关的
状态 信息 是 有.
当 si 是 设置, 这 低 时期 的 这 串行 时钟 在 这 scl 线条 是
拉长, 和 这 串行 转移 是 suspended. 一个 高 水平的 在 这
scl 线条 是 unaffected 用 这 串行 中断 标记. si 必须 是 重置
用 软件.
si = 0:
当 这 si 标记 是 重置, 非 串行 中断 是 要求,
和 那里 是 非 stretching 的 这 串行 时钟 在 这 scl 线条.
aa, 这 assert acknowledge 标记
aa = 1:
如果 这 aa 标记 是 设置, 一个 acknowledge (低 水平的 至 sda) 将
是 returned 在 这 acknowledge 时钟 脉冲波 在 这 scl 线条 当:
•
这 “own 从动装置 address” 有 被 received.
•
这 一般 call 地址 有 被 received 当 这 一般 call
位 (gc) 在 i2adr 是 设置.
•
一个 数据 字节 有 被 received 当 这 i
2
c 接口 是 在 这
主控 接受者 模式.
•
一个 数据 字节 有 被 received 当 这 i
2
c 接口 是 在 这
addressed 从动装置 接受者 模式.
aa = 0:
如果 这 aa 标记 是 重置, 一个 不 acknowledge (高 水平的 至
sda) 将 是 returned 在 这 acknowledge 时钟 脉冲波 在 这
scl 线条 当:
•
一个 数据 字节 有 被 received 当 这 i
2
c 接口 是 在 这
主控 接受者 模式.
•
一个 数据 字节 有 被 received 当 这 i
2
c 接口 是 在 这
addressed 从动装置 接受者 模式.
当 这 i
2
c 接口 是 在 这 addressed 从动装置 传输者 模式,
状态 c8h 将 是 entered 之后 这 last 串行 数据 字节 是
transmitted. 当 si 是 cleared, 这 i
2
c 接口 leaves 状态 c8h,
enters 这 不 addressed 从动装置 接受者 模式, 和 这 sda 线条
仍然是 在 一个 高 水平的. 在 状态 c8h, 这 aa 标记 能 是 设置 又一次
为 future 地址 recognition.
当 这 i
2
c 接口 是 在 这 不 addressed 从动装置 模式, 它的 自己的
从动装置 地址 和 这 一般 call 地址 是 ignored. consequently,
非 acknowledge 是 returned, 和 一个 串行 中断 是 不 要求.
因此, 这 硬件 能 是 temporarily released 从 这 i
2
c 总线
当 这 总线 状态 是 监控. 当 这 硬件 是 released 从
这 总线, 开始 和 停止 情况 是 发现, 和 串行 数据 是
shifted 在. 地址 recognition 能 是 resumed 在 任何 时间 用 设置
这 aa 标记. 如果 这 aa 标记 是 设置 当 这 部分’s 自己的 从动装置 地址 或者
这 一般 call 地址 有 被 partly received, 这 地址 将 是
公认的 在 这 终止 的 这 字节 传递.
: 点此下载
