slac 产品 25
运行 这 qslac 设备
这 下列的 sections describe 这 运作 的 这
四 独立 途径 的 这 qslac 设备. 这
描述 是 有效的 为 频道 1, 2, 3, 或者 4;
consequently, 这 频道 subscripts 有 被
dropped. 为 例子, vout 谈及 至 也 vout1,
vout2, vout3, 或者 vout4.
电源-向上 sequence
这 推荐 qslac 设备 电源-向上
sequence 是 至 应用:
1. vcc 和 地面
2. 信号 连接 和 低 在 rst
3. 高 在 rst
这 软件 initialization 应当 然后 包含:
1. wait 1 ms.
2. 选择 主控 时钟 频率 和 源
(commands 12 和 13). 这个 应当 转变 止 这
cfail 位 (command 23) 在里面 400
µ
s. 当 这
cfail 位 是 在, 正常的 程序编制 能 proceed,
但是 非 途径 应当 是 使活动.
3. 程序 过滤 coefficients 和 其它 参数 作
必需的.
4. 活动 (command 5).
如果 这 电源 供应 (vccd) falls 在下 大概
1.0 v, 这 设备 是 重置 和 将 需要 完全
reprogramming 和 这 在之上 sequence. 一个 重置 将
是 initiated 用 连接 的 一个 逻辑 低 至 这 rst
管脚, 或者 如果 碎片 选择 (cs) 是 使保持 低 为 16 rising edges
的 dclk, 一个 硬件 重置 是 发生 当 cs
returns 高. 这 rst
管脚 将 是 系 至 vccd 如果 它 是
不 使用 在 这 系统.
频道 使能 寄存器
一个 频道 使能 寄存器 有 被 执行 在
这 qslac 设备 在 顺序 至 减少 这 努力
必需的 至 地址 单独的 或者 多样的 途径 的
这 qslac 设备. 这 寄存器 是 写 使用 mpi
command 14. 各自 位 的 这 寄存器 是 assigned 至
一个 唯一的 频道, 位 0 为 频道 1, 位 1 为
频道 2, 位 2 为 频道 3, 和 位 3 为 频道 4.
这 频道 或者 途径 是 使能 当 它们的
相应的 使能 位 是 高. 所有 使能
途径 将 receive 这 数据 写 至 这 qslac
设备. 这个 使能 一个 broadcast 状态 (所有 途径
使能) 至 是 执行 simply 和 efficiently, 和
多样的 频道 寻址 是 accomplished 没有
增加 这 号码 的 i/o 管脚 在 这 设备. 这
broadcast 状态 能 是 更远 增强 用 供应
这 能力 至 选择 许多 碎片 在 once; 不管怎样, 小心
必须 是 带去 从不 至 使能 更多 比 一个 碎片 在
这 读 状态. 这个 能 含铅的 至 一个 内部的 总线
contention, 在 这个 excess 电源 是 dissipated. (总线
contention 将 不 损坏 这 设备.) 大多数 控制
commands 定义 为 这 dslac 设备 是
兼容 和 这 qslac 设备, 因此 降低
这 impact 至 存在 系统 软件.
slic 控制 和 数据 线条
这 qslac 设备 有 向上 至 five slic 数字的 接口
管脚 每 频道 (cd1
–
c5). 各自 的 这些 管脚 能 是
编写程序 作 也 一个 输入 或者 一个 输出 使用 这
i/o 方向 寄存器 (commands 22 和 23) (看
图示 9). 这 输出 latches 能 是 写 和
command 20; 不管怎样, 仅有的 那些 位 编写程序
作 输出 将 的确 驱动 这 管脚. 这 输入 能
是 读 和 command 21. 如果 一个 管脚 是 编写程序 作
一个 输出, 这 数据 读 从 它 将 是 这 内容 的
这 输出 获得. 它 是 推荐 那 任何 的 这
slic 输入/输出 数据 点, 这个 是 至 是
编写程序 作 输出, 是 写 至 它们的 desired
状态 通过 command 21 在之前 writing 这 数据 这个
configures 它们 作 输出 和 这 i/o 方向
寄存器 command 22. 这个 确保 那 当 这
输出 是 使活动, 它 是 already 在 这 准确无误的 状态, 和
将 阻止 unwanted 数据 从 正在 驱动 从 这
slic 输出 管脚.
时钟 模式 运作
这 qslac 设备 运作 和 多样的 时钟
信号. 这 主控 时钟 (mclk) 是 使用 为 内部的
定时 包含 运作 的 这 数字的 信号
处理 和 将 是 获得 从 也 这 mclk
或者 pclk 源. 这 允许 发生率 是 列表
下面 commands 12 和 13.
这 pcm 时钟 (pclk) 是 使用 为 pcm 定时 和 是
一个 integer 多样的 的 这 框架 同步 频率. 这
内部的 设备 时钟 (mclk) 能 是 optionally 获得
从 这 pclk 源 用 设置 这 cmode 位 (位 4,
commands 12 和 13, 46/47h) 至 一个. 在 这个 模式,
这 mclk/e1 管脚 是 自由 至 是 使用 作 一个 e1 信号
输出. 时钟 模式 选项 和 e1 输出 功能
是 显示 在 图示 8.
: 点此下载
