R
十一月 5, 1998 (版本 5.2) 7-103
xc5200 序列 地方 可编程序的 门 arrays
7
tdi, tck,
TMS
I
i/o
或者 i
(jtag)
如果 boundary scan 是 使用, 这些 管脚 是 测试 数据 在, 测试 时钟, 和 测试 模式 选择
输入 各自. 它们 来到 直接地 从 这 焊盘, bypassing 这 iobs. 这些 管脚
能 也 是 使用 作 输入 至 这 clb 逻辑 之后 配置 是 完成.
如果 这 bscan 标识 是 不 放置 在 这 设计, 所有 boundary scan 功能 是 inhib-
ited once 配置 是 完成, 和 这些 管脚 变为 用户-可编程序的 i/o.
在 这个 情况, 它们 必须 是 called 输出 用 特定的 图式 定义. 至 使用 这些 管脚,
放置 这 库 组件 tdi, tck, 和 tms instead 的 这 垫子 symbols. 在-
放 或者 输出 缓存区 必须 安静的 是 使用.
HDC O i/o
高 在 配置 (hdc) 是 驱动 高 直到 这 i/o go 起作用的. 它 是 有 作
一个 控制 输出 表明 那 配置 是 不 还 完成. 之后 配置,
hdc 是 一个 用户-可编程序的 i/o 管脚.
LDC
oi/o
低 在 配置 (ldc
) 是 驱动 低 直到 这 i/o go 起作用的. 它 是 有 作 一个
控制 输出 表明 那 配置 是 不 还 完成. 之后 配置,
LDC
是 一个 用户-可编程序的 i/o 管脚.
INIT
i/o i/o
在之前 和 在 配置, init
是 一个 双向的 信号. 一个 1 k
Ω
- 10 k
Ω
外部
拉-向上 电阻 是 推荐.
作 一个 起作用的-低 打开-流 输出, init
是 使保持 低 在 这 电源 stabilization 和
内部的 clearing 的 这 配置 记忆. 作 一个 起作用的-低 输入, 它 能 是 使用
至 支撑 这 fpga 在 这 内部的 wait 状态 在之前 这 开始 的 配置. 主控
模式 设备 停留 在 一个 wait 状态 一个 额外的 50 至 250
µ
s 之后 init
有 gone 高.
在 配置, 一个 低 在 这个 输出 indicates 那 一个 配置 数据 错误 有
occurred. 之后 这 i/o go 起作用的, init
是 一个 用户-可编程序的 i/o 管脚.
gck1 -
GCK4
弱
拉-向上
i 或者 i/o
四 global 输入 各自 驱动 一个 专心致志的 内部的 global 网 和 短的 延迟 和 最小值-
imal skew. 这些 内部的 global nets 能 也 是 驱动 从 内部的 逻辑. 如果 不 使用
至 驱动 一个 global 网, 任何 的 这些 管脚 是 一个 用户-可编程序的 i/o 管脚.
这 gck1-gck4 管脚 提供 这 shortest path 至 这 四 global 缓存区. 任何 输入
垫子 标识 连接 直接地 至 这 输入 的 一个 bufg 标识 是 automatically 放置 在
一个 的 这些 管脚.
CS0
, cs1,
WS
, rs
ii/o
这些 四 输入 是 使用 在 异步的 附带的 模式. 这 碎片 是 选择
当 cs0
是 低 和 cs1 是 高. 当 这 碎片 是 选择, 一个 低 在 写 strobe
(ws
) 负载 这 数据 呈现 在 这 d0 - d7 输入 在 这 内部的 数据 缓存区. 一个 低
在 读 strobe (rs
) 改变 d7 在 一个 状态 输出 — 高 如果 准备好, 低 如果 busy —
和 驱动 d0 - d6 高.
在 表示 模式, cs1 是 使用 作 一个 串行-使能 信号 为 daisy-chaining.
WS
和 rs应当 是 mutually 独有的, 但是 如果 两个都 是 低 同时发生地, 这 写
strobe overrides. 之后 配置, 这些 是 用户-可编程序的 i/o pins.
a0 - a17 O i/o
在 主控 并行的 配置, 这些 18 输出 管脚 地址 这 配置
非易失存储器. 之后 配置, 它们 是 用户-可编程序的 i/o pins.
d0 - d7 I i/o
在 主控 并行的, 附带的, 和 表示 配置, 这些 第八 输入 管脚 re-
ceive 配置 数据. 之后 配置, 它们 是 用户-可编程序的 i/o pins.
DIN I i/o
在 从动装置 串行 或者 主控 串行 配置, din 是 这 串行 配置 数据
输入 接到 数据 在 这 rising 边缘 的 cclk. 在 并行的 配置, din 是
这 d0 输入. 之后 配置, din 是 一个 用户-可编程序的 i/o pin.
DOUT O i/o
在 配置 在 任何 模式 但是 表示 模式, dout 是 这 串行 配置
数据 输出 那 能 驱动 这 din 的 daisy-chained 从动装置 fpgas. dout 数据 改变
在 这 下落 边缘 的 cclk.
在 表示 模式, dout 是 这 状态 输出 那 能 驱动 这 cs1 的 daisy-chained
fpgas, 至 使能 和 使不能运转 downstream 设备.
之后 配置, dout 是 一个 用户-可编程序的 i/o 管脚.
表格 9: 管脚 描述 (持续)
管脚 名字
i/o
在
config.
i/o
之后
config. 管脚 描述
: 点此下载
