www.fairchildsemi.com 2
74ACQ573
•
74ACTQ573
函数的 描述
这 acq/actq573 包含 第八 d-类型 latches 和 3-
状态 输出 缓存区. 当 这 获得 使能 (le) 输入 是
高, 数据 在 这 d
n
输入 enters 这 latches. 在 这个 con-
dition 这 latches 是 transparent, i.e., 一个 获得 输出 将
改变 状态 各自 时间 它的 d-类型 输入 改变. 当 le
是 低 这 latches store 这 信息 那 是 呈现
在 这 d-类型 输入 在 建制 时间 preceding 这 高-至-
低 转变 的 le. 这 3-状态 缓存区 是 控制
用 这 输出 使能 (oe
) 输入. 当 oe是 低, 这
缓存区 是 使能. 当 oe
是 高 这 缓存区 是 在
这 高 阻抗 模式 但是 这个 做 不 干涉 和
进去 新 数据 在 这 latches.
真实 表格
H
=
高 电压
L
=
低 电压
Z
=
高 阻抗
X
=
不重要
O
0
=
previous o
0
在之前 高-至-低 转变 的 获得 使能
逻辑 图解
请 便条 那 这个 图解 是 提供 仅有的 为 这 understanding 的 逻辑 行动 和 应当 不 是 使用 至 估计 propagation 延迟.
输入 输出
OE
LE D O
n
LHH H
LHL L
LLX O
0
HXX Z