初步的
0.18
µ
, 六 layer metal cmos 处理
1.8 v vcc, 1.8/2.5/3.3 v 驱动 有能力 i/o
向上 至 4,008 专心致志的 flip-flops
向上 至 55.3 k embedded 内存 位
向上 至 313 i/o
向上 至 370 k 系统 门
ieee 1149.1 boundary scan 测试
一致的
低 电源 能力
向上 至 twenty-四 2,304 位 双 端口 高
效能 sram blocks
向上 至 55,296 embedded 内存 位
内存/只读存储器/先进先出 wizard 为 自动
配置
configurable 和 cascadable
高 效能 i/o cell 和 tco< 3 ns
可编程序的 回转 比率 控制
可编程序的 i/o standards:
lvttl, lvcmos, lvcmos18, pci,
gtl+, sstl2, 和 sstl3
独立 i/o banks 有能力 的
支承的 多样的 standards 在 一个 设备
i/o 寄存器 配置: 输入,
输出, 输出 使能 (oe)
多样的 专心致志的 低 skew 时钟
网络
高 驱动 输入-仅有的 网络
quadrant-为基础 segmentable 时钟 网络
用户 可编程序的 阶段 锁 循环
hardwired dsp building blocks 和 整体的
乘以, 增加, 和 accumulate 功能.
这 quicklogic 产品 来到 和 secure
ViaLink
技术 那 保护 智力的
所有物 从 设计theft 和 反转
engineering. 非 外部 配置 记忆
需要; instant-在 在 电源-向上.
embedded 内存 blocksPLL PLL
Fabric
embeded computational 单位
embedded 内存 blocksPLL PLL
: 点此下载
