初步的
这 bi-directional i/o 管脚 选项 能 是 programmed 为 输入, output, 或者 bi-directional
运作. 作 显示 在
, 各自 bi-directional i/o 管脚 是 作sociated 和 一个 i/o cell 这个
特性 一个 输入 寄存器, 一个 输入 缓存区, 一个 output 寄存器, 一个 三-状态 输出 缓存区, 一个 输出
使能 寄存器, 和 2 二-至-一个multiplexers. 这 选择 线条 的这 二-至-一个 multiplexers 是
静态的 和 必须 是 连接 至 也 vcc 或者 地.
为 输入 功能, i/o 管脚能 提供 combinatorial, registered 数据, 或者 两个都 选项
同时发生地 至 这 逻辑 排列. 为 combinatorial 输入 运作, 数据 是 routed 从 i/o 管脚
通过 这 输入 缓存区 至 这 一个rray 逻辑. 为 注册 输入运作, i/o 管脚 驱动 这 d
输入 的 输入 cell寄存器, 准许 数据 至 是 captured和 快 设置-向上 时间 没有 consuming
内部的 逻辑 cell resources. the 比较器 和 multiplexor 在 the 输入 path 准许 为 native
支持 的 i/o standards 和 涉及点 补偿 从 传统的 地面.
为 输出 功能, i/o 管脚 能receive combinatorial 或者 寄存器ed 数据 从 这 逻辑 排列.
为 combinatorial 输出 运作, 数据 是 routed 从 这 逻辑 排列 通过 一个 多路调制器 至
这 i/o 管脚. 为 注册 输出运作, 这 排列 逻辑 驱动 这 d 输入 的 这 输出 cell
寄存器 这个 在 转变 驱动 这 i/o 管脚 through 一个 多路调制器. 这 multiplexer 准许 也 一个
combinatorial 或者 一个 注册 信号 至 是 驱动 至这 i/o 管脚. 这 增加 的 一个 输出 寄存器
将 也 decrease 这 tco. 自从这 输出 寄存器 做 不 需要至 驱动 这 routing 这 长度
的 这 输出 path是 也 减少.
这 三-状态 输出 缓存区 控制 这 流动 的 数据 从 the 排列 逻辑 至 这 i/o 管脚 和
准许 这 i/o 管脚 至 act 作 一个 输入 和/或者 output. 这 缓存区's 输出 enable 能 是 individually
控制 用 这 逻辑 cell 排列 或者 任何 管脚 (through 这 regular routing resources), 或者 它 能 是
bank-控制 通过 一个 的 这 global 网络. 这 信号 能 也 是 也 combinatorial
E
R
Q
D
R
Q
D
E
R
Q
D
+
-
垫子
OUTPUt 使能
寄存器
OUTPUT
寄存器
输入
寄存器
: 点此下载
