初步的
这 交流 规格 (在 v
CC
= 1.8 v, ta = 25° c, worst 情况 corner,
速 等级 = -7 (k = 1.16)) 是 提供 从
至
. 逻辑 cell 图解 和
波形 是 提供 从
至
.
逻辑 cell
t
PD
combinatorial 延迟 的 这 longest path: 时间 带去 用 这 combinatorial 电路 至
输出
- 0.257 ns
t
SU
建制 时间: 时间 这 同步的 输入 的 这 flip-flop 必须 是 稳固的 在之前 这
起作用的 时钟 边缘
0.22 ns -
t
HL
支撑 时间: 时间 这 同步的 输入 的 这 flip-flop 必须 是 稳固的 之后 这 起作用的
时钟 边缘
0 ns -
t
CO
时钟-至-输出 延迟: 这 数量 的 时间 带去 用 这 flip-flop 至 输出 之后 这
起作用的 时钟 边缘.
- 0.255 ns
t
CWHI
时钟 高 时间: 必需的 最小 时间 这 时钟 stays 高 0.46 ns -
t
CWLO
时钟 低 时间: 必需的 最小 时间 那 这 时钟 stays 低 0.46 ns -
t
设置
设置 延迟: 时间 在 当 这 flip-flop 是 ”set” (高)
和 当 这 输出 是 consequently “set” (高)
- 0.18 ns
t
重置
重置 延迟: 时间 在 当 这 flip-flop 是 ”reset” (低) 和 当 这 输出
是 consequently “reset” (低)
- 0.09 ns
t
SW
设置 宽度: 时间 那 这 设置 信号 必须 仍然是 高/低 0.3 ns -
t
RW
重置 宽度: 时间 那 这 重置 信号 必须 仍然是 高/低 0.3 ns -
: 点此下载
