AD725
rev. 0
–17–
6
3
–24
0.1 10.01.0
0
–3
–6
–9
–12
–15
–18
–21
FRE
Quency – mhz
增益 – db
luma 管脚
竞赛 管脚
图示 25. Luminance 频率 回馈 和 ntsc trap
同步 信号
这 ad725 需要 explicit horizontal 和 vertical synchroniz-
ing 信号 为 恰当的 运作. 这个 信息 不能 和
应当 不 是 组成公司的 在 任何 的 这 rgb 信号. 不管怎样,
这 同步 信息 能 是 提供 作 也 独立的
horizontal (hsync) 和 vertical (vsync) 信号 或者 作 一个
单独的 composite 同步 (csync) 信号.
内部 这 ad725 需要 一个 composite 同步 逻辑 信号 那
是 mostly 高 和 变得 低 在 horizontal 同步 时间. 这
vertical 间隔 将 有 一个 inverted 职责 循环 从 这个. 这个
信号 应当 出现 在 这 输出 的 一个 在-碎片 xnor 门 在
这 ad725 谁的 二 输入 是 hsync (管脚 16) 和 vsync
(管脚 15). 那里 是 一些 选项 为 meeting 这些 情况.
这 第一 是 至 有 独立的 信号 为 hsync 和 vsync.
各自 应当 是 mostly 低 和 然后 高 going 在 它们的
各自的 时间 的 assertion. 这个 是 这 convention 使用 用
rgb monitors 为 most pcs. 这 恰当的 composite 同步信号
将 是 生产 用 这 在-碎片 xnor 门 当 使用这些
输入.
如果 一个 composite 同步 信号 是 already 有, 它 能 是 输入
在 hsync (管脚 16), 当 vsync (管脚 15) 能 是 使用 至
改变 这 极性. (在 actuality, hsync 和 vsync 是
interchangeable 自从 它们 是 symmetric 输入 至 一个 二-输入
门).
如果 这 composite 同步 输入 是 mostly 高 和 然后 低 going
为 起作用的 hsync 时间 (和 inverted 职责 循环 在 vsync),
然后 它 是 already 的 这 恰当的 极性. 拉 vsync 高,
当 inputting 这 composite 同步 信号 至 hsync 将 通过
这个 信号 though 这 xnor 门 没有 倒置.
在 这 其它 hand, 如果 这 composite 同步 信号 是 这 opposite
极性 作 描述 在之上, 拉 vsync 低 将 导致 这
xnor 门 至 invert 这 信号. 这个 将 制造 它 这 恰当的
极性 为 使用 inside 这 ad725. 这些 逻辑 情况 是
illustrated 在 图示 26.
HSYNC
VSYNC
CSYNC
图示 26. 同步 逻辑 水平 (equalization 和 serration 脉冲 不 显示)
: 点此下载
