rs5c316a/b
3
管脚 非.
1
2
3
5
7
6
8
4
管脚 描述
标识
CE
SCLK
(一个 类型)
SCLK
(b 类型)
SIO
INTR
OSCIN
OSCOUT
VDD
VSS
名字
碎片 使能 输入
变换 时钟 输入
串行 输入/输出
中断 输出
振荡器 电路
输入/输出
积极的/负的
电源 供应 输入
描述
这 ce 管脚 是 使用 至 接口 这 cpu 和 是 accessible 当 使保持 在 这 高
水平的. 这个 管脚 是 连接 至 一个 拉-向下 电阻. 它 应当 是 切换 至 这
低 水平的 或者 opened 当 不 accessed 或者 当 powering 止 这 系统. 支持
这 ce 管脚 高 为 更多 比 2.5 秒 forces 1hz 中断 脉冲 至 是 输出
从 这 intr 管脚 为 振动 频率 度量. (非 “1hz pulse” 是 输出-
放 为 较少 比 1.5 秒.)
这个 管脚 是 使用 至 输入 变换 时钟 脉冲 至 同步 数据 输入 至, 和 输出
从, 这 sio 管脚. sclk 和 sclk 是 为 writing 数据 在 下落 和 rising 边缘 的
时钟 脉冲 各自 和 也 读 数据 在 rising 和 下落 边缘 的 时钟
脉冲 各自.
这 sio 管脚 输入 和 输出 写 或者 读 数据 在 同步 和 变换
时钟 脉冲 从 这 sclk/sclk 管脚. 这 sio 管脚 导致 高 阻抗 当
ce 管脚 是 使保持 在 这 低 水平的 (cmos 输入/输出). 之后 这 ce 管脚 是 切换
至 这 高 水平的 和 这 控制 位 和 这 地址 位 是 输入 从 这 sio,
这 sio 管脚 执行 串行 输入 和 输出 行动.
这 intr 管脚 输出 periodic 中断 脉冲 和 alarm 中断 至 这 cpu.
这个 管脚 功能 作 一个 nch 打开 流 输出 甚至 当 这 ce 管脚 是 使保持 在 这
低 水平的.
这些 管脚 配置 一个 振荡器 电路 用 连接 一个 32.768khz 结晶 oscilla-
tor 在 这 oscin 和 oscout 管脚 和 用 连接 一个 电容 在
这 oscin 和 vss 管脚. (任何 其它 振荡器 电路 组件 是 建造 在
这 rs5c316a/b.)
这 vdd 管脚 和 v
SS
管脚 是 连接 至 这 积极的 电源 供应 和 至 这
地面 水平的 各自.
: 点此下载
