产品 overview S3C4510B
1
-
6
信号 描述
表格 1-1. s3c4510b 信号 描述
信号 管脚 非. 类型 描述
XCLK 80 I s3c4510b 系统 时钟 源. 如果 clksel 是 低, pll 输出
时钟 是 使用 作 这 s3c4510b 内部的 系统 时钟. 如果
clksel 是 高, xclk 是 使用 作 这 s3c4510b 内部的
系统 时钟.
mclko/sdclk
(便条)
77 O 系统 时钟 输出. mclko 是 监控 和 一些 延迟 作 这
一样 阶段 的 内部的 系统 时钟, mclk(sclk).
sdclk 是 系统 时钟 为 sdram.
CLKSEL 83 I 时钟 选择. 当 clksel 是 '0'(低 水平的), pll 输出 时钟
能 是 使用 作 这 主控 时钟. 当 clksel 是 '1'(高
水平的), 这 xclk 是 使用 作 这 主控 时钟.
nRESET 82 I 不 重置. nreset 是 这 global 重置 输入 为 这 s3c4510b.
至 准许 一个 系统 重置, 和 为 内部的 数字的 过滤,
nreset 必须 是 使保持 至 低 水平的 为 在 least 64 主控 时钟
循环. 谈及 至 "图示 3. s3c4510b 重置 定时 图解" 为
更多 详细信息 关于 重置 定时.
CLKOEN
76 I 时钟 输出 使能/使不能运转. (看 这 管脚 描述 为 mclko.)
TMODE 63 I 测试 模式. 这 tmode 位 settings 是 interpreted 作 跟随:
'0' = 正常的 运行 模式, '1' = 碎片 测试 模式.
这个 tmode 管脚 也 能 是 使用 至 改变 mf 的 pll.
至 得到 5 时间 内部的 系统 时钟 从 外部 时钟, '0'(低
水平的) 应当 是 assigned 至 tmode. 如果 '1'(高 水平的), mf 将
是 changed 至 6.6
过滤 55 AI 如果 这 pll 是 使用, 820pf 陶瓷的 电容 应当 是
连接 在 这 管脚 和 相似物 地面(管脚 # 54).
TCK 58 I jtag 测试 时钟. 这 jtag 测试 时钟 shifts 状态 信息
和 测试 数据 在, 和 输出 的, 这 s3c4510b 在 jtag 测试
行动. 这个 管脚 是 内部 连接 拉-向下.
TMS 59 I jtag 测试 模式 选择. 这个 管脚 控制 jtag 测试 行动
在 这 s3c4510b. 这个 管脚 是 内部 连接 拉-向上.
TDI 60 I jtag 测试 数据 在. 这 tdi 水平的 是 使用 至 serially 变换 测试
数据 和 说明 在 这 s3c4510b 在 jtag 测试
行动. 这个 管脚 是 内部 连接 拉-向上.
TDO 61 O jtag 测试 数据 输出. 这 tdo 水平的 是 使用 至 serially 变换 测试
数据 和 说明 输出 的 这 s3c4510b 在 jtag 测试
行动.
nTRST 62 I jtag 不 重置. 异步的 重置 的 这 jtag 逻辑.
这个 管脚 是 内部 连接 拉-向上.
: 点此下载
