产品 overview s3c7324/p7324
1-6
表格 1-1.S3P7324管脚 descriptions (持续)
管脚 名字 管脚
类型
描述 号码 Share
管脚
重置
值
电路
类型
SEG20–SEG27 O lcd segment 信号 输出 40–33 p9.0–p9.3
p8.0–p8.3
输出 h-16
ADC0–ADC3 I 模数转换器 输入 端口 5–8 p3.0–p3.3 输入 f-13
FMF
AMF
I 外部 fm/am 频率 输入 3
4
P2.2
p2.3
输入 b-4
INT4 I 外部 中断 输入 和 发现 的
rising 或者 下落 edges.
20 p1.3 输入 一个-4
INT2 I quasi-interrupt 和 发现 的 rising
边缘 信号.
19 p1.2 输入 一个-4
INT1
INT0
I 外部 中断. 这 triggering edges
为 int0 和 int1 是 能 至 是
选择. 仅有的 int0 是 同步 和
这 系统 时钟.
18
17
p1.1
p1.0
输入 一个-4
BUZ O 2, 4, 8, 或者 16 khz 频率 输出 为
buzzer 声音和 4.19 mhz 主要的
系统 时钟.
29 p6.0 输入 d-2
KS0–KS2 I quasi-中断 输入 和 下落 边缘
发现.
30–32 P6.1–P6.3 输入 d-4
重置
I 系统 重置 信号 16 – 输入 B
测试 – 系统 测试 管脚(必须 是 连接 至
V
ss)
13 – – –
便条:
拉-向上 电阻器 为所有 i/o 端口automatically 无能 如果 它们 是 配置 至 输出 模式.
: 点此下载
