6.42
idt70v9279/69s/l
高-速 32/16k x 16 双-端口 同步的 静态的 内存 工业的 和 商业的 温度 ranges
16
地址
一个
D
0
t
CH2
t
CL2
t
CYC2
Q
0
Q
1
0
CLK
数据
在
r/
W
CNTRST
3743 drw 17
内部的
(3)
地址
ADS
CNTEN
t
SRST
t
HRST
t
SD
t
HD
t
SW
t
HW
计数器
重置
写
地址 0
读
地址 0
读
地址 1
读
地址 n
Qn
一个 + 1
一个 + 2
读
地址 n+1
数据
输出
t
SA
t
HA
1 一个 一个 + 1
(4)
(5)
(6)
Ax
t
SAD
t
HAD
t
SCN
t
HCN
(6)
定时 waveform 的写 和 地址 计数器 进步
(流动-通过 或者 pipelined 输出)
(1)
定时 waveform 的计数器 重置 (pipelined 输出)
(2)
地址
一个
CLK
数据
在
Dn
Dn + 1
Dn + 1 Dn + 2
ADS
CNTEN
(7)
t
CH2
t
CL2
t
CYC2
3743 drw 16
内部的
(3)
地址
一个
(7)
一个 + 1
一个 + 2
一个 + 3
一个 + 4
Dn + 3
Dn + 4
t
SA
t
HA
t
SAD
t
HAD
写
计数器 支撑
写 和 计数器
写
外部
地址
写
和 计数器
t
SD
t
HD
注释:
1.
CE
0
,
UB
,
LB
, 和 r/
W
= v
IL
; ce
1
和
CNTRST
= v
IH
.
2.
CE
0
,
UB
,
LB
= v
IL
; ce
1
= v
IH
.
3. 这 "内部的 地址" 是 equal 至 这 "外部 地址" 当
ADS
= v
IL
和 相等 这 计数器 输出 当
ADS
= v
IH
.
4. 地址 做 不 有 至 是 accessed sequentially 自从
ADS
= v
IL
constantly 负载 这 地址 在 这 rising 边缘 的 这 clk; 号码 是 为 涉及 使用 仅有的.
5. 输出 状态 (高, 低, 或者 高-阻抗) 是 决定 用 这 previous 循环 控制 信号.
6. 非 dead 循环 exists 在 计数器 重置. 一个 读 或者 写 循环 将 是 coincidental 和 这 计数器 重置 循环. 地址
0
将 是 accessed. extra 循环
是 显示 here simply 为 clarification.
7.
CNTEN
= v
IL
advances 内部的 地址 从 ‘an’ 至 ‘an +1’. 这 转变 显示 indicates 这 时间 必需的 为 这 计数器 至 进步.
这 ‘an +1’地址 是 写 至 在 这个 循环.
: 点此下载
