82433LX82433NX
290478–9
图示 8 PIG
30
cpu-至-pci 读 Prefetch 缓存区 Commands
图示 8 显示 一个 例子 的 如何 这 PIG com-
mands 函数 在 这 PCI side 这 LCPRF com-
mand 是 驱动 在 这 PIG
30
线条 直到 TRDY
是
抽样 asserted 在 这 终止 的 这 fifth PCI clock
这 LCPRA command 是 然后 驱动 直到 TRDY
是
又一次 抽样 asserted 在 这 终止 的 这 seventh
PCI clock TRDY
是 抽样 asserted 又一次 所以
LCPRB 是 驱动 仅有的 once Finally LCPRA 是 驱动
又一次 直到 这 last TRDY
是 asserted 在 这 终止 的
这 tenth PCI clock 在 这个 way 4 Dwords 是
latched 在 这 读 cpu-至-pci prefetch buffer
图示 8 也 显示 一个 例子 的 如何 这 HIG
commands 函数 在 这 host 一侧 的 这 LBX
二 clocks 之后 抽样 这 CPRF command 这
LBX 驱动 这 host 数据 bus 这 数据 takes 二
循环 至 变为 stable 这 第一 数据 驱动 在 这个
情况 是 invalid 自从 这 数据 有 不 arrived 在 PCI
这 数据 驱动 在 这 host 总线 改变 在 这 sev-
enth host clock 自从 这 LCPRF command 有
被 驱动 在 这 PIG
30
线条 这 previous cycle
闭锁 一个 新 值 在 这 第一 location 的 这 读
prefetch buffer 在 这个 要点 这 数据 是 不 这 cor-
rect value 自从 TRDY
有 不 还 被 asserted
在 PCI 这 LCPRF command 是 驱动 又一次 在 这
fifth PCI 时钟 当 TRDY
是 抽样 asserted 在
这 终止 的 这个 clock 这 要求 数据 为 这
读 是 然后 latched 在 这 第一 location 的 这 读
prefetch 缓存区 和 驱动 面向 这 host 数据 bus
becoming 有效的 在 这 终止 的 CPU 时钟 12 这
BRDY
信号 能 因此 是 驱动 asserted 在
这个 clock 这 下列的 读 transaction (issued 在
CPU 时钟 15) requests 这 next Dword 和 所以 这
CPRA command 是 驱动 在 这 HIG
40
lines ad-
vancing 至 读 这 next location 在 这 读 前-
fetch buffer 作 这 准确无误的 数据 是 already there 这
command 是 驱动 仅有的 once 为 这个 transaction
这 next 读 transaction requests 数据 在 这 一样
Dword 作 这 previous Therefore 这 CPRA com-
mand 是 驱动 again 这 缓存区 是 不 advanced
和 这 一样 Dword 是 驱动 面向 这 host bus
26
: 点此下载
