6.42
idt70v9279/69s/l
高-速 32/16k x 16 双-端口 同步的 静态的 内存 工业的 和 商业的 温度 ranges
13
定时 waveform 的pipelined 读-至-写-至-读 (
OE
= v
IL
)
(3)
定时 waveform 的pipelined 读-至-写-至-读 (
OE
控制)
(3)
注释:
1. 转变 是 量过的 0mv 从 低 或者 高-阻抗 电压 和 这 输出 测试 加载 (图示 2).
2. 输出 状态 (高, 低, 或者 高-阻抗) 是 决定 用 这 previous 循环 控制 信号.
3.
CE
0
,
UB
,
LB
, 和
ADS
= v
IL
; ce
1
,
CNTEN
, 和
CNTRST
= v
IH
.
4. 地址 做 不 有 至 是 accessed sequentially 自从 ads = v
IL
constantly 负载 这 地址 在 这 rising 边缘 的 这 clk; 号码 是 为
涉及 使用 仅有的.
5. "nop" 是 "非 运作." 数据 在 记忆 在 这 选择 地址 将 是 corrupted 和 应当 是 re-写 至 保证 数据 integrity.
r/
W
地址
一个 一个 +1 一个 + 2 一个 + 2
一个 + 3
一个 + 4
数据
在
Dn + 2
CE
0
CLK
3743 drw 10
Qn
Qn + 3
数据
输出
CE
1
UB
,
LB
t
CD2
t
CKHZ
t
CKLZ
t
CD2
t
SC
t
HC
t
SB
t
HB
t
SW
t
HW
t
SA
t
HA
t
CH2
t
CL2
t
CYC2
读 NOP 读
t
SD
t
HD
(4)
(2)
(1)
(1)
t
SW
t
HW
写
(5)
r/
W
地址
一个 一个 +1 一个 + 2 一个 + 3
一个 + 4
一个 + 5
数据
在
Dn + 3
Dn + 2
CE
0
CLK
3743 drw 11
数据
输出
Qn
Qn + 4
CE
1
UB
,
LB
OE
t
CH2
t
CL2
t
CYC2
t
CKLZ
(1)
t
CD2
t
OHZ
(1)
t
CD2
t
SD
t
HD
读 WRITE 读
t
SC
t
HC
t
SB
t
HB
t
SW
t
HW
t
SA
t
HA
(4)
(2)
t
SW
t
HW
: 点此下载
