1998 将 15 11
飞利浦 半导体 产品 规格
增强 video 输入 处理器 (evip) SAA7111A
这 secam-处理 包含 这 下列的 blocks:
•
baseband ‘bell’ 过滤 至 reconstruct 这 振幅 和
阶段 equalized 0 和 90
°
fm-信号
•
阶段 demodulator 和 differentiator
(fm-demodulation)
•
de-emphasis 过滤 至 compensate 这 前-emphasised
输入 信号, 包含 频率 补偿 补偿
(db 或者 dr 白 运输车 值 是 subtracted 从 这
信号, 控制 用 这 secam-转变 信号).
这 burst 处理 块 提供 这 反馈 循环 的
这 chroma pll 和 包含;
•
burst 门 accumulator
•
colour identification 和 killer
•
comparison 名义上的/真实的 burst 振幅 (pal/ntsc
standards 仅有的)
•
循环 过滤 chrominance 增益 控制 (pal/ntsc
standards 仅有的)
•
循环 过滤 chrominance pll (仅有的 起作用的 为 pal/ntsc
standards)
•
pal/secam sequence 发现, h/2-转变
一代
•
increment 一代 为 dto1 和 分隔物 至 发生
稳固的 subcarrier 为 非-标准 信号.
这 chrominance comb 过滤 块 排除 串扰
在 这 chrominance 途径 在 一致 和 这
pal 标准 (所需的)东西. 为 ntsc colour standards
这 chrominance comb 过滤 能 是 使用 至 eliminate
串扰 从 luminance 至 chrominance (交叉-colour)
为 vertical 结构. 这 comb 过滤 能 是 切换 止
如果 desired. 这 embedded 线条 延迟 是 也 使用 为
secam recombination (交叉-在 switches).
这 结果 信号 是 喂养 至 这 能变的 y-延迟
补偿, rgb 矩阵变换, dithering 电路 和 输出
接口, 这个 包含 这 vpo 输出 formatter 和 这
输出 控制 逻辑 (看 图.6).
8.4 luminance 处理
这 8-位 luminance 信号, 一个 数字的 cvbs format 或者 一个
luminance format (s-vhs, hi8), 是 喂养 通过 一个
switchable prefilter. 高 频率 组件 是
emphasized 至 compensate 为 丧失. 这 下列的
chrominance trap 过滤 (f
0
= 4.43 或者 3.58 mhz centre
频率 可选择的) 排除 大多数 的 这 colour 运输车
信号, 因此, 它 必须 是 绕过 为 s-video
(s-vhs 和 hi8) 信号.
这 高 频率 组件 的 这 luminance 信号
能 是 peaked (控制 为 sharpness 改进 通过
I
2
c-总线) 在 二 带宽-通过 过滤 和 可选择的 转移
典型的. 这个 信号 是 然后 增加 至 这 原来的
(unpeaked) 信号. 一个 switchable 放大器 achieves
一般 直流 放大器, 因为 这 直流 增益 是
不同的 在 两个都 chrominance trap 模式. 这 改进
luminance 信号 是 喂养 至 这 bcs 控制 located 在 这
chrominance 处理 块 (看 图.7).
8.5 rgb 矩阵变换
y, cr 和 cb 数据 是 转变 之后 interpolation 在
rgb 数据 在 一致 和 ccir-601
recommendations. 这 认识到 矩阵变换 equations 考虑
这 数字的 quantization:
R = Y + 1.371 Cr
G=Y
−
0.336 Cb
−
0.698 cr
B = Y + 1.732 cb.
之后 dithering (噪音 shaping) 这 rgb 数据 是 喂养 至 这
输出 接口 在里面 这 vpo-总线 输出 formatter.
8.6 vbi-数据 绕过
为 一个 27 mhz vbi-数据 绕过 这 补偿 二进制的 cvbs
信号 是 upsampled behind 这 adcs. upsampling 的 这
cvbs 信号 从 13.5 至 27 mhz 是 可能, 因为 这
adcs deliver 高 效能 在 13.5 mhz 样本 时钟.
suppressing 的 这 后面的 folded cvbs 频率
组件 之后 upsampling 是 达到 用 一个
interpolation 过滤 (看 图.42).
这 tuf 块 在 这 数字的 顶 水平的 执行 这
upsampling 和 interpolation 为 这 绕过 cvbs
信号 (看 图.6).
为 绕过 详细信息 看 figs 8 至 10.
8.7 vpo-总线 (数字的 输出)
这 16-位 vpo-总线 transfers 数字的 数据 从 这 输出
接口 至 一个 特性 盒 或者 一个 地方 记忆, 一个 数字的
colour 空间 转换器 (saa7192 dcsc), 一个 video
增强 和 数字的-至-相似物 处理器
(saa7165 veda2) 或者 一个 colour graphics 板
(targa-format) 作 一个 graphical 用户 接口.
: 点此下载
