2001 Sep 25 11
飞利浦 半导体 产品 规格
数字的 video encoder saa7102; saa7103
7.1 重置 情况
至 活动 这 重置 一个 脉冲波 在 least 的 2 结晶 clocks
持续时间 是 必需的.
在 重置 (重置 = 低) 加 一个 extra 32 结晶
时钟 时期, fsvgc, vsvgc, cbo, hsvgc 和
ttx_sres 是 设置 至 输入 模式 和 hsm_csync 和
vsm 是 设置 至 3-状态. 一个 重置 也 forces 这 i
2
c-总线
接口 至 abort 任何 运动 总线 转移 和 sets 它 在
receive 情况.
之后 重置, 这 状态 的 这 i/os 和 其它 功能 是
定义 用 这 strapping 管脚 直到 一个 i
2
c-总线 进入
redefines 这 相应的 寄存器; 看 表格 2.
表格 2
strapping 管脚
7.2 输入 formatter
这 输入 formatter converts 所有 accepted pd 输入 数据
formats, 也 rgb 或者 y-c
B
-c
R
, 至 一个 一般 内部的
rgb 或者 y-c
B
-c
R
数据 stream.
当 翻倍-边缘 clocking 是 使用, 这 数据 是 内部
分割 在 portions ppd1 和 ppd2. 这 时钟 边缘
分派 必须 是 设置 符合 至 这 i
2
c-总线 控制
位 edge1 和 edge2 为 准确无误的 运作.
如果 y-c
B
-c
R
是 正在 应用 作 一个 27 mbyte/s 数据 stream,
这 输出 的 这 输入 formatter 能 是 使用 直接地 至
喂养 这 video encoder 块.
7.3 rgb lut
这 三 256 字节 rams 的 这个 块 能 是 addressed
用 三 8-位 宽 信号, 因此 它 能 是 使用 至 build 任何
transformation, e.g. 一个 gamma 纠正 为 RGB 信号.
在 这 事件 那 这 indexed colour 数据 是 应用, 这
rams 是 addressed 在 并行的.
这 LUTs 能 也 是 承载 用 一个 I
2
c-总线 写 进入
或者 能 是 部分 的 这 pixel 数据 输入 通过 这 PD 端口.
在 这 latter 情况, 256
×
3 字节 为 这 r, G 和 B LUT 是
预期的 在 这 beginning 的 这 输入 video 线条, 二 线条
在之前 这 线条 那 有 被 定义 作 第一 起作用的 线条,
直到 这 middle 的 这 线条 立即 preceding 这 第一
起作用的 线条. 这 第一 3 字节 代表 这 第一 rgb lut
数据, 和 所以 在.
7.4 cursor 嵌入
这 cursor 位 编排 是 设置 向上 作 跟随: 各自 pixel
occupies 2 位. 这 meaning 的 这些 位 取决于 在 这
cmode i
2
c-总线 寄存器 作 描述 在 表格 5.
transparent 意思 那 这 输入 pixels 是 passed
通过, 这 ‘cursor colours’ 能 是 编写程序 在
独立的 寄存器.
这 位 编排 是 贮存 和 4 pixels 每 字节, 排整齐 至 这
least 重大的 位. 所以 这 第一 pixel 是 在 位 0 和 1, 这
next pixel 在 位 3 和 4 和 所以 在. 这 第一 index 是 这
column, followed 用 这 行; index 0,0 是 这 upper left
corner.
表格 3
布局 的 一个 字节 在 这 cursor 位 编排
管脚 系 PRESET
fsvgc (管脚 13) 低 NTSC m encoding, pixclk
fits 至 640
×
480 graphics
输入
高 PAL b/g encoding, pixclk
fits 至 640
×
480 graphics
输入
vsvgc (管脚 14) 低 4:2:2 y-c
B
-c
R
graphics
输入 (format 0)
高 4:4:4rgb graphics 输入
(format 3)
cbo (管脚 21) 低 输入 demultiplex 阶段:
LSB=LOW
高 输入 demultiplex 阶段:
LSB = 高
hsvgc (管脚 22) 低 输入 demultiplex 阶段:
MSB = 低
高 输入 demultiplex 阶段:
MSB = 高
ttxrq_xclko2
(管脚 24)
低 从动装置 (fsvgc, vsvgc 和
hsvgc 是 输入, 内部的
colour 柱状 是 起作用的)
高 主控 (fsvgc, vsvgc
和 hsvgc 是 输出)
D7 D6 D5 D4 D3 D2 D1 D0
pixel n + 3 pixel n + 2 pixel n + 1 pixel n
D1 D0 D1 D0 D1 D0 D1 D0
: 点此下载
