2001 Sep 25 14
飞利浦 半导体 产品 规格
数字的 video encoder saa7102; saa7103
阶段 variant interpolation 是 达到 在 这个 bitstream 在
这 内部的 teletext encoder, 供应 sufficient 小
阶段 jitter 在 这 输出 text 线条.
ttxrq_xclko2 提供 一个 全部地 可编程序的 要求
信号 至 这 teletext 源, 表明 这 嵌入 时期
的 bitstream 在 线条 这个 能 是 选择 independently
为 两个都 地方. 这 内部的 嵌入 window 为 text 是 设置
至 360 (pal wst), 296 (ntsc wst) 或者 288 (nabts)
teletext 位 包含 时钟 run-在 位. 这 协议 和
定时 是 illustrated 在 图.14.
alternatively, 这个 管脚 能 是 提供 和 一个 缓冲
结晶 时钟 (xclk) 的 13.5 mhz.
7.12.3 V
IDEO
P
ROGRAMMING
S
YSTEM
(vps)
ENCODING
five 字节 的 vps 信息 能 是 承载 通过 这
I
2
c-总线 和 将 是 encoded 在 这 适合的 format 在
线条 16.
7.12.4 C
LOSED
C
APTION ENCODER
使用 这个 电路, 数据 在 一致 和 这 规格
的 关闭 caption 或者 扩展 数据 维护, delivered 用
这 控制 接口, 能 是 encoded (线条 21). 二
专心致志的 pairs 的 字节 (二 字节 每 地方), 各自 一双
preceded 用 run-在 clocks 和 framing 代号, 是 可能.
这 真实的 线条 号码 在 这个 数据 是 至 是 encoded, 能
是 修改 在 一个 确实 范围.
这 数据 时钟 频率 是 在 一致 和 这
定义 为 ntsc m 标准 32 时间 horizontal 线条
频率.
数据 低 在 这 输出 的 这 DACs corresponds 至 0 ire,
数据 高 在 这 输出 的 这 dacs corresponds 至
大概 50 ire.
它 是 也 可能 至 encode 关闭 Caption 数据 为 50 Hz
地方 发生率 在 32 时间 这 horizontal 线条 频率.
7.12.5 一个
NTI
-
TAPING
(saa7102
仅有的
)
为 更多 信息 联系 your 最近的 飞利浦
半导体 销售 办公室.
7.13 rgb 处理器
这个 块 包含 一个 dematrix 在 顺序 至 生产 red,
绿色 和 蓝 信号 至 是 喂养 至 一个 scart plug.
在之前 y, C
B
和 C
R
信号 是 de-matrixed, 单独的
增益 调整 为 y 和 colour 区别 信号 和
2 时间 oversampling 为 luminance 和 4 时间
oversampling 为 colour 区别 信号 是 执行.
这 转移 曲线 的 luminance 和 colour 区别
组件 的 rgb 是 illustrated 在 figs 8 和 9.
7.14 triple dac
两个都 Y 和 C 信号 是 转变 从 数字的-至-相似物
在 一个 10-位 决议 在 这 输出 的 这 video encoder.
Y 和 c 信号 是 也 联合的 在 一个 10-位 cvbs
信号.
这 CVBS 输出 信号 occurs 和 这 一样 处理
延迟 作 这 y, c 和 optional rgb 或者 c
R
-y-c
B
输出.
绝对 振幅 在 这 输入 的 这 dac 为 cvbs 是
减少 用
15
⁄
16
和 遵守 至 y 和 c dacs 至 制造
最大 使用 的 这 转换 范围.
red, 绿色 和 蓝 信号 是 也 转变 从
数字的-至-相似物, 各自 供应 一个 10-位 决议.
这 涉及 电流 的 所有 三 DACs 能 是 调整
individually 在 顺序 至 adapt 为 不同的 输出 信号.
在 增加, 所有 涉及 电流 能 是 调整
commonly 至 compensate 为 小 容忍 的 这
在-碎片 带宽 间隙 涉及 电压.
alternatively, 所有 电流 能 是 切换 止 至 减少
电源 消耗.
所有 三 输出 能 是 使用 至 sense 为 一个 外部 加载
(通常地 75
Ω
) 在 一个 前-定义 输出. 一个 标记 在 这
I
2
c-总线 状态 字节 reflects whether 一个 加载 是 应用 或者
不.
如果 这 saa7102; saa7103 是 必需的 至 驱动 一个 第二
(auxiliary) vga 监控, 这 dacs receive 这 信号
直接地 从 这 cursor 嵌入 块. 在 这个 事件, 这
DACs 是 clocked 在 这 新当选的 PIXCLKI instead 的 这
27 mhz 结晶 时钟 使用 在 这 video encoder.
7.15 定时 发生器
这 同步 的 这 saa7102; SAA7103 是 能 至
运作 在 二 模式; 从动装置 模式 和 主控 模式.
在 从动装置 模式, 这 电路 accepts 同步 脉冲 在 这
双向的 FSVGC (框架 同步), VSVGC (vertical 同步)
和 hsvgc (horizontal 同步) 管脚: 这 polarities 的 这
信号 能 是 编写程序. 这 框架 同步 信号 是 仅有的
需要 当 这 输入 信号 是 interlaced, 在 其它
具体情况 它 将 是 omitted. 如果 这 框架 同步 信号 是 呈现,
它 是 可能 至 derive 这 vertical 和 这 horizontal 阶段
从 它 用 设置 这 hfs 和 vfs 位. hsvgc 和
VSVGC 是 不 需要 在 这个 情况, 所以 它 是 可能 至
转变 这 管脚 至 输出 模式.
alternatively, 这 设备 能 是 triggered 用 auxiliary
代号 在 一个 itu-r bt.656 数据 stream 通过 pd7 至 pd0.
: 点此下载
