2004 三月 16 10
飞利浦 半导体 产品 规格
pc-codec saa7108e; saa7109e
绿色_vbs_cvbs C7 O 绿色 或者 vbs 或者 cvbs 输出
red_cr_c C8 O red 或者 c
R
或者 c 输出
V
DDAe
C9 S 3.3 v 相似物 供应 电压 (encoder)
TEST2 C10 I scan 测试 输入 2, 做 不 连接
HPD2 C11 i/o MSB
−
5 的 hpd 输出 总线
HPD5 C12 i/o MSB
−
2 的 hpd 输出 总线
IPD1 C13 O MSB
−
6 的 ipd 输出 总线
IPD5 C14 O MSB
−
2 的 ipd 输出 总线
TDOe D1 O 测试 数据 输出 为 bst (encoder); 便条 4
重置 D2 I 重置 输入 (encoder); 起作用的 低
TMSe D3 i/pu 测试 模式 选择 输入 为 bst (encoder); 便条 4
V
DDIe
D4 S 3.3 v 数字的 供应 电压 为 核心 (encoder)
V
SSIe
D5 S 数字的 地面 核心 (encoder)
V
DDXe
D6 S 3.3 v 供应 电压 为 振荡器 (encoder)
VSM D7 O vertical 同步 输出 至 vga 监控 (非-interlaced)
hsm_csync D8 O horizontal 同步 输出 至 vga 监控 (非-interlaced) 或者
composite 同步 为 rgb-scart
V
DDAe
D9 S 3.3 v 相似物 供应 电压 (encoder)
V
DDEd
D10 S 3.3 v 数字的 供应 电压 为 附带的 cells (解码器)
V
DDId
D11 S 3.3 v 数字的 供应 电压 为 核心 (解码器)
HPD6 D12 i/o MSB
−
1 的 hpd 输出 总线
IPD2 D13 O MSB
−
5 的 ipd 输出 总线
IPD6 D14 O MSB
−
1 的 ipd 输出 总线
TCKe E1 i/pu 测试 时钟 输入 为 bst (encoder); 便条 4
SCLe E2 I I
2
c-总线 串行 时钟 输入 (encoder)
HSVGC E3 i/o horizontal 同步 输出 至 video graphics 控制 (vgc)
(optional 输入)
V
SSEe
E4 S 数字的 地面 附带的 cells (encoder)
V
SSId
E11 S 数字的 地面 核心 (解码器)
n.c. E12
−
不 连接
IPD3 E13 O MSB
−
4 的 ipd 输出 总线
IPD7 E14 O msb 的 ipd 输出 总线
VSVGC F1 i/o vertical 同步 输出 至 vgc (optional 输入)
PIXCLKI F2 I pixel 时钟 输入 (looped 通过)
PD3 F3 I MSB
−
4 的 encoder 输入 总线 和 c
B
-y-c
R
4 : 2 : 2; 看 Tables 25 至 31 为
管脚 分派
V
DDEe
F4 S 3.3 v 数字的 供应 电压 为 附带的 cells (encoder)
V
DDId
F11 S 3.3 v 数字的 供应 电压 为 核心 (解码器)
n.c. F12
−
不 连接
IGPV F13 O multi-目的 vertical 涉及 输出 和 ipd 输出 总线
IGP0 F14 O 一般 目的 输出 信号 0 和 ipd 输出 总线
标识 管脚 类型
(1)
描述
: 点此下载
