2004 三月 16 12
飞利浦 半导体 产品 规格
pc-codec saa7108e; saa7109e
V
SSEd
L6 S 数字的 地面 为 附带的 cells (解码器)
V
DDEd
L7 S 3.3 v 数字的 供应 电压 为 附带的 cells (解码器)
V
DDXd
L8 S 3.3 v 供应 电压 为 振荡器 (解码器)
V
DDEd
L9 S 3.3 v 数字的 供应 电压 为 附带的 cells (解码器)
RTS1 L10 O real-时间 状态 或者 同步 信息 线条 1
V
DDId
L11 S 3.3 v 数字的 供应 电压 为 核心 (解码器)
SDAd L12 i/o I
2
c-总线 串行 数据 输入/输出 (解码器)
RTCO L13 (i/)o real-时间 控制 输出; 包含 信息 关于 真实的 系统 时钟
频率, field 比率, odd/甚至 sequence, 解码器 status, subcarrier
频率 和 阶段 和 pal sequence (看 外部 文档
“RTC
函数的 description”
, 有 在 要求); 这 rtco 管脚 是 使能 通过
I
2
c-总线 位 rtce; 看 注释 5 和 7 和 表格 146
LLC2 L14 O 线条-锁
1
⁄
2
时钟 输出 (13.5 mhz 名义上的)
XPD2 M1 i/o MSB
−
5 的 xpd 总线
XPD1 M2 i/o MSB
−
6 的 xpd 总线
XCLK M3 i/o 时钟 为 xpd 总线
XDQ M4 i/o 数据 qualifier 为 xpd 总线
TMSd M5 i/pu 测试 模式 选择 输入 为 bst (解码器); 便条 4
TCKd M6 i/pu 测试 时钟 输入 为 bst (解码器); 便条 4
V
SSAd
M7 S 相似物 地面 (解码器)
V
DDAd
M8 S 3.3 v 相似物 供应 电压 (解码器)
V
DDAd
M9 S 3.3 v 相似物 供应 电压 (解码器)
AOUT M10 O 相似物 测试 输出 (做 不 连接)
SCLd M11 I I
2
c-总线 串行 时钟 输入 (解码器)
RES M12 O 重置 输出 信号; 起作用的 低 (解码器)
V
SSEd
M13 S 数字的 地面 为 附带的 cells (解码器)
LLC M14 O 线条-锁 时钟 输出 (27 mhz 名义上的)
XPD0 N1 i/o MSB
−
7 的 xpd 总线
XRH N2 i/o horizontal 涉及 为 xpd 总线
XRDY N3 O 数据 输入 准备好 为 xpd 总线
TRSTd N4 i/pu 测试 重置 输入 为 bst (解码器); 起作用的 低; 和 内部的 拉-向上;
注释 2 和 3
TDOd N5 O 测试 数据 输出 为 bst (解码器); 便条 4
TDId N6 i/pu 测试 数据 输入 为 bst (解码器); 便条 4
V
SSAd
N7 S 相似物 地面 (解码器)
V
SSAd
N8 S 相似物 地面 (解码器)
V
SSAd
N9 S 相似物 地面 (解码器)
AGND N10 S 相似物 地面 (解码器) 连接 至 基质
V
DDAd
N11 S 3.3 v 相似物 供应 电压 (解码器)
V
SSAd
N12 S 相似物 地面 (解码器)
V
SSAd
N13 S 相似物 地面 (解码器)
CE N14 I 碎片 使能 或者 重置 输入 (和 内部的 拉-向上)
标识 管脚 类型
(1)
描述