C161K
C161O
数据 薄板 9 v2.0, 2001-01
函数的 描述
这 architecture 的 这 c161k/o 结合 有利因素 的 两个都 risc 和 cisc
processors 和 的 先进的 附带的 subsystems 在 一个 非常 好-保持平衡 方法. 在
增加 这 在-碎片 记忆 blocks 准许 这 设计 的 紧凑的 系统 和 最大
效能.
这 下列的 块 图解 给 一个 overview 的 这 不同的 在-碎片 组件 和
的 这 先进的, 高 带宽 内部的 总线 结构 的 这 c161k/o.
便条:
所有 时间 规格 谈及 至 一个 cpu 时钟 的 25 mhz
(看 定义 在 这 交流 特性 部分).
图示 3 块 图解
这 程序 记忆, 这 内部的 内存 (iram) 和 这 设置 的 generic peripherals 是
连接 至 这 cpu 通过 独立的 buses. 一个 fourth 总线, 这 xbus, connects 外部
resources 作 好 作 额外的 在-碎片 resources, 这 x-peripherals (看
图示 3
).
c166-核心
mcb04323_1ko
CPU
端口 2
中断 总线
XTAL
Osc
WDT
32
16
中断 控制
16-水平的
Priority
PEC
外部 instr. / 数据
GPT1
T2
T3
T4
SSC
BRGen
(spi)
ASC0
BRGen
(通用同步/异步串行接收/发送器)
EBC
xbus 控制
外部 总线
控制
IRAM
双 端口
内部的
内存
1/2 kbyte
ProgMem
内部的
只读存储器
范围
数据
数据
16
16
16
端口 0
端口 6
8
8
端口 1
16
6
16
端口 5port 3
15
端口 4
8
16
instr. / 数据
O
n
-c
h
ip
X
B
U
S
(1
6
-b
它 d
e
m
u
x)
附带的 数据 总线
GPT2
T5
T6