11aug98@14:48h intermediate 版本
半导体 组 10 1998-08
c163-l
外部 总线 控制
所有 的 这 外部 记忆 accesses 是 执行 用 一个 particular 在-碎片 外部 总线 控制
(ebc). 它 能 是 编写程序 也 至 单独的 碎片 模式 当 非 外部 记忆 是 必需的, 或者
至 一个 的 四 不同的 外部 记忆 进入 模式, 这个 是 作 跟随:
– 16-/18-/20-/24-位 地址, 16-位 数据, demultiplexed
– 16-/18-/20-/24-位 地址, 16-位 数据, 多路复用
– 16-/18-/20-/24-位 地址, 8-位 数据, 多路复用
– 16-/18-/20-/24-位 地址, 8-位 数据, demultiplexed
在 这 demultiplexed 总线 模式, 地址 是 输出 在 port1 和 数据 是 输入/输出 在
port0 或者 p0l, 各自. 在 这 多路复用 总线 模式 两个都 地址 和 数据 使用 port0 为
输入/输出.
重要的 定时 特性 的 这 外部 总线 接口 (记忆 循环 时间, 记忆 触发-
状态 时间, 长度 的 ale 和 读 写 延迟) 有 被 制造 可编程序的 至 准许 这 用户
这 adaption 的 一个 宽 范围 的 不同的 类型 的 memories 和 外部 peripherals.
在 增加, 向上 至 4 独立 地址 windows 将 是 定义 (通过 寄存器 pairs addrselx /
busconx) 这个 准许 至 进入 不同的 resources 和 不同的 总线 特性. 这些
地址 windows 是 arranged hierarchically 在哪里 buscon4 overrides buscon3 和
buscon2 overrides buscon1. 所有 accesses 至 locations 不 covered 用 这些 4 地址 windows
是 控制 用 buscon0.
向上 至 5 外部 cs
信号 (4 windows 加 default) 能 是 发生 在 顺序 至 保存 外部 glue
逻辑. 进入 至 非常 慢 memories 是 supported 通过 一个 particular ‘ready’ 函数.
一个 支撑
/hlda协议 是 有 为 总线 arbitration 和 准许 至 share 外部 resources 和
其它 总线 masters. 这 总线 arbitration 是 使能 用 设置 位 hlden 在 寄存器 syscon. 之后
设置 hlden once, 管脚 p6.7...p6.5 (breq
, hlda, 支撑) 是 automatically 控制 用 这
ebc. 在 主控 模式 (default 之后 重置) 这 hlda
管脚 是 一个 输出. 用 设置 位 dp6.7 至 ’1’ 这
从动装置 模式 是 选择 在哪里 管脚 hlda
是 切换 至 输入. 这个 准许 至 直接地 连接 这
从动装置 控制 至 另一 主控 控制 没有 glue 逻辑.
为 产品 这个 需要 较少 比 16 mbytes 的 外部 记忆 空间, 这个 地址 空间
能 是 restricted 至 1 mbyte, 256 kbyte 或者 至 64 kbyte. 在 这个 情况 端口 4 输出 四, 二 或者 非
地址 线条 在 所有. 它 输出 所有 8 地址 线条, 如果 一个 地址 空间 的 16 mbytes 是 使用.
便条:
当 这 在-碎片 ssp 单元 是 至 是 使用 这 段 地址 输出 在 端口 4 必须 是
限制 至 4 位 (ie. a19...a16) 在 顺序 至 使能 这 alternate 函数 的 这 ssp 接口
管脚.
: 点此下载
